Hubungan TCAM dalam arsitektur peralihan perangkat keras

Saya akrab (tingkat tinggi) dengan cara kerja Memori Beralamat Alamat Konten yang dapat dioperasikan tetapi saya tetap bingung tentang bagaimana TCAM berhubungan dengan ASIC dan ketika komponen-komponen ini mungkin juga bergabung dengan CPU untuk kinerja switching yang lebih baik ... (terutama ketika vendor sering memasarkan penggunaannya dari merchant / custom silicon, atau custom ASIC untuk produk & fitur baru yang kelihatannya membingungkan) .

Saya kenal di Cisco IOS misalnya dengan kemampuan untuk mempartisi lebih banyak ruang untuk kinerja TCAM untuk fitur seperti qos, acl dan pencarian rute. Saya juga memahami fitur-fitur seperti NAT masih akan bergantung pada pemrosesan CPU, namun saya secara khusus berjuang dengan;

1. Apakah TCAM bagian dari arsitektur perangkat keras yang sama, yaitu internal atau eksternal ASIC itu sendiri?
2. Apakah TCAM dapat diskalakan (misalnya, bisakah pabrikan terus menambahkan TCAM ke platform untuk kinerja yang lebih baik & fitur khusus) atau adakah batasan berdasarkan hal-hal seperti konsumsi daya?
3. Apakah siklus dan ASIC TCAM bekerja secara paralel dengan CPU sama sekali untuk fitur-fitur seperti NAT atau haruskah saya menganggapnya sebagai hal yang independen?

TCAM adalah jenis memori, yang membutuhkan 10-12 transistor untuk menyimpan bit tunggal. Sebagai perbandingan, Static RAM ( SRAM ) hanya membutuhkan 6 transistor untuk menyimpan bit tunggal, dan Dynamic RAM ( DRAM ) membutuhkan satu transistor dan sebuah kapasitor. Semua jenis memori yang berbeda ini dapat berupa internal atau eksternal ASIC. Salah satu alasan untuk meletakkan semua memori pada sebuah chip, adalah bahwa mereka dapat dijalankan pada laju clock yang lebih tinggi daripada ketika eksternal ke sebuah chip. Mengapa memilih satu jenis memori di atas yang lain? Ini ada hubungannya dengan karakteristik memori, SRAM dapat diakses setiap jam, DRAM membutuhkan penyegaran berkala, sehingga tidak dapat diakses setiap jam dan TCAM memberi Anda kemampuan ternary .

TCAM adalah scalable selama Anda memiliki ruang pada chip untuk instantiate mereka, atau pin pada paket untuk terhubung ke yang eksternal. Masalah dengan TCAM adalah mereka mengambil 2x ruang SRAM , dan 12x ruang DRAM . Tidak selalu masuk akal untuk menggunakan TCAM untuk operasi yang sama yang dapat Anda lakukan secara algoritmik (Hash, * mencoba) dengan jenis memori lainnya. Itu datang ke tradeoff antara efektivitas pemanfaatan algoritma dan ruang pada chip yang akan dipilih. Pemanfaatan daya TCAM tumbuh dalam proporsi linier terhadap ukuran. Mayoritas TCAM besar (lebih dari 2M entri) sekarang menggunakan teknik algoritmik sehingga penghematan daya dapat dicapai.

NAT / PAT adalah fitur kompleks, yang umumnya membutuhkan CPU atau Network Processor (NPU) untuk menangani perbaikan. Aliran paket umum untuk NAT adalah paket pertama yang masuk ke CPU / NPU, dan entri aliran dipasang di tabel aliran atau tabel ACL dengan informasi tentang bagaimana menerjemahkan paket berikutnya dalam aliran. Ada berbagai bentuk NAT / PAT, dan banyak cara untuk mengoptimalkan masing-masing dalam satu chip. NAT paling sederhana adalah menulis ulang IP, dan jangan khawatir jika Anda memecah alamat yang tertanam dalam payload, tidak ada perbaikan.

Ada versi lain dari BRKARC-3466 yang dipresentasikan di CiscoLive 2013 di Melbourne yang mencakup beberapa ide tingkat tinggi di balik pencarian, yang hilang dari Orlando 2013. Buku referensi yang bagus tentang bidang ini adalah Algoritma Jaringan: Suatu Pendekatan Interdisipliner untuk Merancang Perangkat Jaringan yang Cepat oleh George Varghese.

ASIC dapat dianggap sebagai semacam chip. Biasanya dibangun untuk melakukan sesuatu dalam perangkat keras yang jika tidak dilakukan adalah perangkat lunak. Jadi Cisco dapat membangun ASIC untuk apa pun yang diinginkannya. Tergantung pada model saklar ada 1 atau banyak ASIC. TCAM adalah desain memori karena biasanya ditemukan pada sistem sasis, ia diimplementasikan sebagai 1 dari banyak asics. TCAM digunakan untuk fungsi pencarian tertentu seperti perutean (CEF) atau ACLS, jadi jika ASIC tidak perlu melakukan pencarian semacam itu, ia bekerja secara terpisah dari TCAM. Di sisi lain, ASIC yang menangani tanda tangan kerja QoS erat dengan TCAM. Presentasi di bawah ini di cisco live membahas beberapa pengorbanan desain, dan tempat yang bagus untuk mencari tahu apa yang masuk ke dalam desain sakelar

BRKARC-3466 - Menjelajahi teknik di balik pembuatan switch (2013 Orlando) itu berisi daftar asics dan banyak informasi desain switch umum