Ya, mereka memang membutuhkan kode mesin dan semua operan memori.
Bukankah seharusnya CPU mengakses halaman memori secara berurutan, yaitu pertama membaca instruksi dan kemudian mengakses operan memori?
Ya itulah yang secara logis terjadi, tetapi pengecualian kesalahan halaman mengganggu proses 2 langkah dan membuang kemajuan apa pun. CPU tidak memiliki cara untuk mengingat instruksi apa yang ada di tengah-tengah saat terjadi kesalahan halaman.
Ketika penangan kesalahan halaman kembali setelah menangani kesalahan halaman yang valid, RIP = alamat instruksi yang salah, sehingga CPU mencoba mengeksekusinya dari awal .
Merupakan hal yang sah bagi OS untuk memodifikasi kode mesin dari instruksi yang salah dan mengharapkannya untuk menjalankan instruksi yang berbeda setelah iretdari penangan-kesalahan halaman (atau pengecualian lain atau interrupt handler). Jadi AFAIK secara arsitektural diperlukan agar CPU mengulang pengambilan kode dari CS: RIP jika Anda membicarakannya. (Menganggapnya bahkan kembali ke CS rusak: RIP alih-alih menjadwalkan proses lain sambil menunggu disk pada kesalahan halaman keras, atau mengirimkan SIGSEGV ke penangan sinyal pada kesalahan halaman yang tidak valid.)
Mungkin juga diperlukan secara arsitektur untuk masuk / keluar hypervisor. Dan bahkan jika itu tidak secara eksplisit dilarang di atas kertas, itu bukan cara kerja CPU.
@torek berkomentar bahwa Some (CISC) mikroprosesor mendekode sebagian instruksi dan membuang status microregister pada kesalahan halaman , tetapi x86 tidak seperti itu.
Beberapa instruksi bersifat interruptible dan dapat membuat kemajuan parsial, seperti rep movs(memcpy dalam kaleng) dan instruksi string lainnya, atau mengumpulkan banyak / menyimpan toko. Tetapi satu-satunya mekanisme memperbarui register arsitektur seperti RCX / RSI / RDI untuk string ops, atau register tujuan dan topeng untuk kumpulkan (misalnya manual untuk AVX2vpgatherdd ). Tidak menyimpan opcode / decode menghasilkan beberapa register internal tersembunyi dan memulai kembali setelah menerima dari penangan kesalahan halaman. Ini adalah instruksi yang melakukan beberapa akses data terpisah.
Juga perlu diingat bahwa x86 (seperti kebanyakan ISA) menjamin bahwa instruksi adalah atomic wrt. interupsi / pengecualian: mereka sepenuhnya terjadi, atau tidak terjadi sama sekali, sebelum interupsi. Menginterupsi instruksi perakitan saat sedang beroperasi . Jadi misalnya add [mem], regakan diminta untuk membuang beban jika bagian toko rusak, bahkan tanpa lockawalan.
Jumlah kasus terburuk dari halaman ruang pengguna tamu yang hadir untuk membuat kemajuan mungkin 6 (ditambah sub-tabel tabel-kernel tamu terpisah untuk masing-masing):
movsqatau movswinstruksi 2-byte yang mencakup batas halaman, sehingga kedua halaman diperlukan untuk memecahkan kode.- Operan sumber qword
[rsi]juga merupakan pemisah halaman
- operan tujuan qword
[rdi]juga pemisah halaman
Jika salah satu dari 6 halaman ini salah, kita kembali ke titik awal.
rep movsdjuga merupakan instruksi 2-byte, dan membuat kemajuan pada satu langkah akan memiliki persyaratan yang sama. Kasus serupa suka push [mem]atau pop [mem]dapat dibangun dengan tumpukan yang tidak selaras.
Salah satu alasan (atau manfaat sampingan) untuk / membuat pengumpulan mengumpulkan / menyebarkan toko "interruptible" (memperbarui vektor topeng dengan kemajuan mereka) adalah untuk menghindari peningkatan jejak minimum ini untuk menjalankan instruksi tunggal. Juga untuk meningkatkan efisiensi penanganan beberapa kesalahan selama satu pertemuan atau pencar.
@Brandon menunjukkan dalam komentar bahwa seorang tamu akan membutuhkan tabel halamannya dalam memori , dan pemisahan halaman ruang pengguna juga dapat berupa pemisahan 1GiB sehingga kedua sisi berada dalam sub-pohon yang berbeda dari PML4 tingkat atas. HW page walk perlu menyentuh semua halaman tabel-tabel tamu ini untuk membuat kemajuan. Situasi patologis ini tidak mungkin terjadi secara kebetulan.
TLB (dan internal page-walker) diizinkan untuk men-cache beberapa data tabel-halaman, dan tidak diharuskan untuk memulai kembali page-walk dari awal kecuali OS melakukan invlpgatau menetapkan direktori halaman level atas CR3 yang baru. Tidak satu pun dari ini diperlukan ketika mengubah halaman dari tidak-hadir ke sekarang; x86 di atas kertas menjamin bahwa itu tidak diperlukan (jadi "caching negatif" dari PTE yang tidak hadir tidak diizinkan, setidaknya tidak terlihat oleh perangkat lunak). Jadi CPU mungkin tidak VMexit bahkan jika beberapa halaman fisik halaman tamu tidak benar-benar ada.
Penghitung kinerja PMU dapat diaktifkan dan dikonfigurasikan sedemikian rupa sehingga instruksi tersebut juga memerlukan acara perf untuk menulis ke dalam buffer PEBS untuk instruksi itu. Dengan topeng penghitung yang dikonfigurasikan untuk hanya menghitung instruksi ruang pengguna, bukan kernel, bisa jadi ia terus mencoba meluap penghitung dan menyimpan sampel dalam buffer setiap kali Anda kembali ke ruang pengguna, menghasilkan kesalahan halaman.