Throughput subsistem I / O dalam arsitektur Intel ditentukan oleh "pengontrol akses media" -nya, MAC. B150 memiliki satu xHCI USB 3.0 controller, dan throughput dibatasi oleh mesin DMA yang menguraikan daftar tautan TRB (Transfer Ring Buffer) dari memori utama. Seluruh pipa (PIPE3) seimbang untuk menyediakan "hingga 5 Gbps" (500 MB / s) dari throughput ke USB 3.0 PHYs.
Himpunan port USB hilir, bagaimanapun, diimplementasikan secara INTERNALLY sebagai "hub root", yang berarti bahwa semua port fisik berbagi bus "PHY / MAC" yang sama dan karenanya bandwidth pengontrol.
Berikut adalah diagram blok untuk chipset serupa (Q170) yang menunjukkan batasan 5 Gbps secara eksplisit (pada diagram selanjutnya parameter ini dihilangkan, untuk kebingungan saya kira). Untuk lebih banyak hiburan ada Publikasi Intel tentang topik ini .