Dalam sistem yang lebih lama, bus sisi depan (FSB) secara serempak diikat ke jembatan utara dan pengontrol memori. Ini berarti bahwa, tanpa menggunakan pembagi jam (memperkenalkan sirkuit PLL yang rumit dan mahal untuk mengendalikan laju clock yang berbeda), bus memori Anda akan beroperasi pada kecepatan FSB. Dalam kasus Anda, DDR-400 adalah jawabannya, karena modul memori DDR-400 memiliki clock rate 200 MHz.
Sekarang, seiring perkembangan sejarah, sistem yang masih menggunakan FSB sekarang memiliki pembagi jam antara dirinya dan pengontrol memori. Ini memungkinkan untuk penggunaan kecepatan memori yang berbeda tanpa tergantung pada kecepatan FSB (jadi jika kita mengatur FSB ke 400 MHz, dan memiliki rasio clock 1: 2, memori akan berjalan pada 400 * 1/2 = 200 MHz).
Saya berasumsi bahwa karena ini bukan kursus arsitektur komputer, dan karena hanya ada satu jawaban, secara implisit tersirat bahwa sistem tidak memiliki pembagi jam. Jika ya (dan memang, hampir semua komputer sejak akhir 90-an melakukannya), kita bisa menyelesaikan rasio untuk membuat salah satu modul memori yang tercantum di atas berfungsi dengan komputer.
Untuk membuat DDR-333 berfungsi misalnya, kita membutuhkan jam memori 166 MHz, atau pembagi jam 5: 6. Untuk DDR3-667, kita membutuhkan jam I / O memori (bukan kecepatan memori, DDR3 berbeda) dari 333 MHz, atau 5: 3. Akhirnya, PC100 akan bekerja dengan pembagi 1: 2 untuk jam memori 100 MHz.
TL, DR: Tanpa pembagi jam memori, FSB harus sesuai dengan kecepatan jam memori. Dengan pembagi jam, selama Anda dapat membuat rasio integer X: Y untuk mencocokkan memori: kecepatan FSB, maka Anda dapat menggunakan modul memori itu (dan rasio itu dapat dipenuhi untuk semua modul memori yang tercantum dalam pertanyaan Anda) .