Memori byte yang dapat dialamatkan dan ISA [ditutup]

Saya mencoba untuk menghapus beberapa kebingungan mengenai arsitektur set instruksi dan bagaimana memori diakses. Pada dasarnya saya tahu bahwa dalam memori addressable byte, data disimpan byte demi byte baik di big-endian atau little-endian. Sekarang jika kita memiliki prosesor 32 bit, artinya kita bisa menggunakan register 32 bit; apakah bus data mentransfer 4 byte data sekaligus pada setiap siklus clock? Juga, apakah instruksinya juga panjangnya 32 bit? Bagaimana hal itu memengaruhi ukuran opcode versus ukuran operan?

— OA
sumber

Jawaban semu cepat: ukuran instruksi tidak tergantung pada ukuran register data; data bus ke memori utama seringkali lebih luas dan biasanya digunakan untuk mengisi blok cache pada satu waktu (lebih dari beberapa "denyut" [dua kali siklus bus untuk DDR]), koneksi antara cache L1 dan inti mungkin lebih luas daripada tujuan umum inti. register untuk mendukung pasangan muatan / beberapa operasi atau akses tunggal FP / SIMD register load / store (ketika itu lebih besar dari GPR) dan dua bank dapat diakses secara bersamaan untuk mendukung akses yang tidak selaras. (Icache juga dapat memberikan lebih dari 1 instruksi per siklus.)

— Paul A. Clayton

Pertanyaan ini terlalu luas karena jawabannya dapat sangat bervariasi tergantung pada ISA.

— bwDraco

apakah bus data mentransfer 4 byte data sekaligus pada setiap siklus clock?

Ini sepenuhnya tergantung pada desain sistem, tetapi saya akan mengatakan ya, mereka mentransfer 4 byte data pada setiap siklus clock (jika mereka diperintahkan, tentu saja) dengan asumsi bahwa Anda adalah mahasiswa teknik / sains komputer yang mengambil organisasi komputer / kelas arsitektur. Namun, ini mungkin tidak selalu terjadi karena arsitektur komputer kontemporer jauh lebih canggih daripada apa yang Anda lihat dalam kursus organisasi / arsitektur komputer Anda.

Saya sarankan Anda untuk membaca Semua yang perlu Anda ketahui tentang memori DDR, DDR2 dan DDR3 sehingga Anda dapat memiliki ide bagaimana transfer data rate ganda terjadi.

Juga, apakah instruksinya juga panjangnya 32 bit?

Belum tentu. Terserah sistem desain. Saya sarankan Anda membaca tentang arsitektur RISC dan CISC .

[ Sumber ] Sebagai contoh, Komputer Instruksi Set Kompleks (CISC) dengan IA-32 (yaitu arsitektur Intel i386) mungkin memiliki instruksi dengan panjang 1 byte hingga 12 byte (8 bit hingga 96 bit) sementara ia memiliki register data 32-bit.

Bagaimana hal itu memengaruhi ukuran opcode versus ukuran operan?

Sekali lagi, sepenuhnya tergantung pada keputusan desain.

— Varaquilex
sumber