L1 biasanya digunakan sebagai penyimpanan untuk instruksi yang diterjemahkan, sedangkan L2 adalah cache umum untuk satu inti. Semakin rendah cache, semakin kecil ukurannya dan semakin cepat biasanya. Sebagai pedoman praktis untuk prosesor PC:
L1 Cache: akses siklus 2-3 jam
L2 Cache: ~ 10 siklus akses jam
L3 Cache: ~ akses siklus 20-30 jam
Desain cache L1 harus memaksimalkan hit rate (probabilitas alamat instruksi yang diinginkan atau alamat data berada di cache) sambil menjaga latensi cache serendah mungkin. Intel menggunakan cache L1 dengan latensi 3 siklus. Cache L2 dibagi antara satu atau lebih cache L1 dan sering jauh lebih besar. Sedangkan cache L1 dirancang untuk memaksimalkan hit rate, cache L2 dirancang untuk meminimalkan miss penalti (penundaan yang terjadi ketika miss L1 terjadi). Untuk chip yang memiliki cache L3, tujuannya khusus untuk desain chip. Untuk Intel, cache L3 pertama kali muncul di sistem multi-prosesor 4 arah (prosesor Pentium 4 Xeon MP) pada tahun 2002. L3 cache dalam hal ini sangat mengurangi keterlambatan dalam lingkungan multi-threaded dan mengambil beban dari FSB. Pada saat itu,
Kutipan yang bersumber di sini dari respons "Pinhedd".