Cegah kejenuhan BJT sisi tinggi

Saya sedang membangun kecepatan tinggi (10-20ns pada transistor kelas BC847) digital "buffer" / "inverter" dari BJTs. Skema terlampir.

Sementara saya dapat mencegah saturasi BJT sisi rendah dengan menambahkan dioda Schottky, itu tidak akan bekerja untuk sisi tinggi. Adakah petunjuk kecuali penurunan resistansi base-resistor?

Dioda anti-saturasi terhubung secara paralel dengan dioda-CB dari transistor yang harus dijaga dari saturasi. Anda melakukan ini dengan benar di npn (anoda di pangkalan dan katoda di kolektor), dan itu harus dilakukan dengan cara yang persis sama di pnp, hanya saja dioda adalah sebaliknya di dalam transistor ini: katoda di pangkalan, anoda di pengumpul.

Saya tidak begitu yakin bagaimana Anda memilih basis resistor Anda. Saya berasumsi Anda memiliki tegangan suplai 5 V dan sinyal penggerak basis persegi panjang (0 V, 5 V). Saya sarankan Anda menggunakan nilai yang identik untuk kedua basis resistor. Dengan 5 k , ada kemungkinan bahwa nilai tinggi dari resistor dasar tidak lebih berbahaya daripada anti-sat-diode. Sesuatu dalam kisaran 200 ... 500  untuk setiap resistor tampaknya lebih baik bagi saya.$\Omega$$\Omega$

Jika Anda ingin mendorong kecepatan lebih jauh, Anda dapat mencoba menyejajarkan resistor dasar dengan kapasitor kecil (sekitar 22 pF). Trik tentang menemukan nilai yang tepat untuk kapasitor adalah dengan membuatnya agak sama dengan kapasitansi efektif di pangkalan, sehingga membentuk pembagi tegangan 1: 1 untuk bagian frekuensi tinggi dari tepi tegangan naik atau turun.

Edit # 1:

Berikut adalah skema yang saya gunakan untuk mengecek dengan LT Spice. Sinyal input (persegi panjang, 0 V dan 5 V) dimasukkan ke dalam tiga inverter BJT yang serupa, masing-masing menggunakan pasangan BC847 dan BC857 komplementer. Yang di sebelah kiri tidak memiliki trik khusus untuk mempercepatnya, yang di tengah menggunakan dioda Schottky untuk anti-saturasi dan yang di sebelah kanan juga memiliki bypass berkecepatan tinggi di sepanjang setiap resistor basis (22 pF). Output dari setiap tahap memiliki beban identik 20 pF, yang merupakan nilai khas untuk beberapa kapasitansi jejak dan input selanjutnya.

Jejak menunjukkan sinyal input (kuning), respons lambat dari sirkuit di sebelah kiri (biru), respons dengan dioda anti-saturasi (merah) dan respons dari sirkuit yang juga menggunakan kapasitor (hijau).

Anda dapat melihat dengan jelas bagaimana penundaan propagasi semakin berkurang. Kursor diatur pada 50% dari sinyal input dan 50% dari output sirkuit tercepat dan menunjukkan perbedaan yang sangat kecil yaitu 3 ns saja. Jika saya menemukan waktu, saya mungkin juga meretas sirkuit dan menambahkan gambar lingkup nyata. Tata letak yang cermat pasti akan diperlukan untuk mencapai waktu tunda sub-10 pada kenyataannya.

Edit # 2:

Breadboard bekerja dengan baik dan menunjukkan penundaan <10 ns pada lingkup 150 MHz saya. Gambar akan menyusul minggu ini. Harus menggunakan probe baik saya, karena yang murahan menunjukkan tidak lebih dari dering ...

Edit # 3:

Oke, ini papan tempat memotong roti:

Gelombang persegi 1 MHz dengan 5 V (pkpk) memasuki papan dari kiri melalui konektor BNC dan diakhiri menjadi 50  (dua resistor 100 sejajar  , atas disembunyikan oleh probe). Basis resistor adalah 470  , kapasitor 30 pF, dioda Schottky adalah BAT85, transistor adalah BC548 / BC558. Suplai dilewati dengan 100 nF (keramik) dan kapasitor elektrolitik kecil (10  F).Ω Ω $\Omega$$\Omega$$\Omega$$\mu$

Tangkapan layar pertama menunjukkan bentuk gelombang input dan output pada 100 ns / div dan dengan 2 V / div untuk kedua jejak. (Lingkup adalah Tektronix 454A.)

Tangkapan layar kedua dan ketiga menunjukkan transisi dari rendah ke tinggi dan dari tinggi ke rendah pada input dengan 2 ns / div (basis waktu 20 ns dengan tambahan 10 x pembesaran horisontal). Jejak sekarang dipusatkan secara vertikal pada layar untuk tampilan yang lebih mudah dari penundaan propagasi dengan 1 V / div. Simetri sangat baik dan menunjukkan perbedaan <4 ns antara input dan output.

Saya berpendapat bahwa kita benar-benar dapat mempercayai hasil simulasi.

Waktu naik dan turun sangat mungkin lebih cepat dalam kenyataan dan hanya dibatasi oleh waktu kenaikan ruang lingkup, tetapi saya tidak dapat memikirkan alasan mengapa penundaan antara dua sinyal tidak harus ditampilkan dengan benar.

Ada satu hal yang perlu diperhatikan: Dengan setiap transisi dari rendah ke tinggi dan tinggi ke rendah, kedua transistor cenderung melakukan hubungan silang dengan sangat singkat. Pada frekuensi yang lebih tinggi dari sinyal input (sekitar> 2 MHz), rangkaian inverter mulai mengambil banyak arus dan melakukan hal-hal aneh ...

Anda tidak akan mendapatkan kinerja 10-20 ns dari bagian diskrit seperti itu. Seperti yang dikatakan Zebonaut, dioda Schottky berada di tempat yang salah untuk Q9. Ini selalu pergi antara kolektor dan pangkalan.

Tidak ada cara ini akan bekerja pada kecepatan yang Anda inginkan dengan 5KOhms di jalur sinyal. Pertimbangkan bahwa konstanta waktu 5KOhms dan 10pF adalah 50ns. Dalam praktiknya akan ada beberapa induktansi seri dan hal-hal lain untuk memperlambat sinyal juga. Anda harus menggunakan resistensi jauh lebih rendah untuk mendekati kecepatan switching 10ns. Berapa kapasitansi dioda Schottky? Perhatikan bahwa ini akan dikalikan ke basis. Kapasitansi efektif yang harus dihambat oleh resistor cenderung lebih dari 10pF.

Kecuali Anda memiliki pengalaman merancang sirkuit RF, termasuk tata letak, kecepatan semacam itu adalah domain chip terintegrasi.