Mengapa regulator LDO mengalami penurunan tegangan yang begitu besar?

9

Mengapa regulator linier LDO tidak menggunakan MOSFET sebagai komponen utama untuk dapat memiliki angka putus sekolah minimal = 0 (yah, tergantung pada saat ini, pasti masih beberapa mV)?

Atau bisakah orang berharap untuk membangun regulator 0-dropout berdasarkan MOSFET dan opamp?

ldo

— BarsMonster
sumber

1

Saya telah melihat LDO hanya menjatuhkan 50mV. Tidak cukup baik?

— stevenvh

Cukup bagus, tetapi MOSFET harus dapat melakukan lebih banyak :-)

— BarsMonster

8

Ada yang regulator dengan putus tegangan mendekati 0 mV. Periksa gambar 5 di halaman 6 dalam TPS73101, Bebas Cap, NMOS, 150mA Regulator Dropout Rendah dengan Perlindungan Arus Balik .

Contoh lain adalah LTC1844 - 150 mA, Micropower, Low Noise, VLDO Linear Regulator .

Masalah dengan regulator pada tegangan drop out yang rendah adalah bahwa di wilayah tersebut mereka memiliki parameter jelek (jalur / beban regulasi dan PSRR ).

Mengenai bagian apakah mungkin untuk membangun regulator tersebut dengan op-amp dan perangkat MOS yang terpisah - ya, itu mungkin. Anda harus menggunakan PMOS dan menjaga stabilitas (tidak mudah untuk membuat loop umpan balik stabil dalam konfigurasi seperti itu).

— mazurnifikasi
sumber

Saya mengerti, terima kasih ... Persis apa yang saya pikirkan ... Berbasis P-MOSFET tanpa biaya tambahan: -D

— BarsMonster

Jika Anda memiliki dropout 0V, Anda tidak memiliki peraturan lini sama sekali! :-)

— stevenvh

2

Jika Anda menginginkan LDO super-rendah, Anda memerlukan perangkat dengan tegangan saturasi input-to-output yang sangat rendah (yaitu FET) dan beberapa cara agar tegangan kontrol lebih tinggi daripada input.

Menggunakan BJT akan selalu membatasi Anda ke $V_{CE}$ tegangan saturasi, ditambah Anda perlu arus basis yang cukup untuk memastikan transistor akan menyala sepenuhnya saat diperlukan. Juga $V_{BE}$ tegangan harus diperhitungkan. Jika basisnya 1V di bawah kolektor, maka emitor harus lebih dari 1V + $V_{BE}$ menurunkan.

Jika Anda menggunakan FET N-channel sebagai elemen pass seri, Anda perlu mendapatkan gerbang yang cukup tinggi di atas sumber agar FET dapat beroperasi sepenuhnya. Banyak FET tingkat logika membutuhkan lebih dari satu volt. Banyak FET dengan bagus $R_{DS(on)}$ perlu lebih tinggi dari itu. Jika Anda mengikat gerbang ke tegangan input, misalnya, Anda dapat mengharapkan bahwa $V_{GS}$ ambang tegangan akan turun melintasi MOSFET, menjadikannya LDO 'lossy' sesuai definisi pertanyaan Anda.

LDO diskrit menggunakan FET dan driver yang dapat sepenuhnya mengaktifkan MOSFET (yaitu tegangan gerbang lebih tinggi daripada tegangan input) akan memungkinkan Anda membuat LDO yang hanya akan memiliki rangkaian $R_{DS(on)}$ kerugian, secara teoritis. Tetapi sekali lagi, jika Anda sudah memiliki rel yang lebih tinggi tersedia, mengapa tidak menggunakannya sebagai input regulator dan berhenti mengkhawatirkan LDO super-rendah?

— Adam Lawrence
sumber

1

Bagaimana dengan P-MOSFET & sinyal kontrol terbalik?

— BarsMonster

MOSFET saluran-N adalah perangkat pembawa elektron mayoritas, sedangkan MOSFET saluran-P tidak. Anda tidak dapat mencapai rendah yang sama

R_{D S (o n)}

$R_{DS(on)}$ dalam P-channel sebagai N-channel, bahkan dengan kontrol yang lebih sederhana. Kalau tidak, itu masih akan berfungsi.

— Adam Lawrence

1

@Madmanguruman - Anda dapat membuat PMOS memiliki RDSon yang sama dengan nmos - harus sekitar 3x lebih besar dari NMOS yang dibuat dalam teknologi yang sama. Masalah utama dengan LDO berbasis PMOS adalah sangat sulit untuk membuatnya stabil dan / atau membuatnya dengan parameter yang layak.

— mazurnifikasi

Setuju - pernyataan saya didasarkan pada mempertahankan ukuran paket yang konstan untuk bagian itu.

— Adam Lawrence

@mazurnification: Apakah akan ada kesulitan menggunakan NFET tetapi mengatur rel negatif daripada yang positif? Saya tahu topologi sirkuit yang lebih umum adalah untuk mengatur positve rail (7805 jauh lebih populer daripada 7905) tetapi dalam banyak aplikasi itu benar-benar tidak masalah.

— supercat

1

Beberapa LDO menggunakan MOSFET eksternal:

http://www.micrel.com/page.do?page=/product-info/products/mic5156.shtml

— Leon Heller
sumber

0

Saya merancang rangkaian pengatur linear LDO diskrit menggunakan n-channel MOSFET untuk menghasilkan tegangan negatif. Ini 22 tahun yang lalu, dan saya menerbitkannya di majalah elektronik yang diatur untuk mengisi baterai SLA pada 13,8 volt.

Ribuan dibangun dalam satu atau lain bentuk, dan saya tidak memiliki masalah stabilitas. Rangkaian sederhana yang lama ini dapat dikonfigurasikan dengan FET saluran-p dan tegangan output yang lebih rendah dan hari ini penurunan akan dibatasi oleh MOSFET rendah pada resistansi. Bagian SMD berarti bahwa diskrit bukanlah penalti, jadi saya tahu bahwa penurunan sangat rendah sekarang dimungkinkan.

— Autis
sumber

1

Punya referensi untuk artikelnya?

— Peter Green

Peter Green.Pada hari-hari pra-internet saya akan Kirim Artikel ke LEO SIMPSON yang merupakan editor majalah Electronics Australia "Silicone Chip" Naskah tulisan tangan yang saya kirimkan kadang-kadang akan diletakkan di bagian sirkuit. Saya yakin itu adalah diterbitkan tetapi tidak menang.

— Autis