Cascading ADC's untuk mendapatkan resolusi yang lebih tinggi

Misalkan saya memiliki sepasang 12-bit ADC, saya dapat membayangkan bahwa mereka dapat di-cascade untuk mendapatkan <= 24-bit output.

Saya bisa memikirkan hanya menggunakan satu untuk rentang positif dan yang lain untuk kisaran negatif, meskipun mungkin akan ada beberapa distorsi di wilayah lintas. (misalkan kita dapat mengabaikan beberapa bit kesalahan atau, mungkin, tempat ADC ke-3 untuk mengukur nilai sekitar 0 volt).

Pilihan lain yang saya pikirkan adalah menggunakan ADC hi-speed tunggal dan mengganti voltase referensi untuk mendapatkan resolusi yang lebih tinggi pada kecepatan yang lebih rendah. Juga harus ada cara untuk mendapatkan hasil yang bernilai nyata dengan menggunakan satu ADC tetap dan kemudian beralih dari konverter sekunder untuk mendapatkan nilai yang lebih tepat di antaranya.

Setiap komentar dan saran dipersilahkan.

Saya menganggap bahwa chip quad 8-bit (atau dual 12-bit) lebih murah daripada chip 24-bit tunggal.

Banyak hal dalam pertanyaan Anda. Jadi mari kita ambil satu per satu.

Misalkan saya memiliki sepasang 12-bit ADC, saya dapat membayangkan bahwa mereka dapat di-cascade untuk mendapatkan <= 24-bit output. Saya bisa memikirkan hanya menggunakan satu untuk rentang positif dan yang lain untuk kisaran negatif, meskipun mungkin akan ada beberapa distorsi di wilayah lintas. (misalkan kita dapat mengabaikan beberapa bit kesalahan atau, mungkin, tempat ADC ke-3 untuk mengukur nilai sekitar 0 volt).

Tidak juga - Anda akan mendapatkan resolusi 13-bit. Satu dapat menggambarkan operasi konverter 12 bit sebagai memutuskan di mana dari input tegangan 4096 (2 ^ 12) adalah. Dua ADC 12 bit akan memberikan 8192 nampan atau resolusi 13-bit.

Pilihan lain yang saya pikirkan adalah menggunakan ADC hi-speed tunggal dan mengganti voltase referensi untuk mendapatkan resolusi yang lebih tinggi pada kecepatan yang lebih rendah.

Sebenarnya ini adalah cara kerja Converter Berturut-turut Berturutan . Pada dasarnya satu-bit converter (alias komparator) digunakan dengan konverter digital ke analog yang menghasilkan tegangan referensi yang bervariasi sesuai dengan algoritma perkiraan berturut-turut untuk mendapatkan sampel digital dari tegangan. Perhatikan bahwa konverter SAR sangat populer dan sebagian besar ADC di UC adalah tipe SAR.

Juga harus ada cara untuk mendapatkan hasil yang bernilai nyata dengan menggunakan satu ADC tetap dan kemudian beralih dari konverter sekunder untuk mendapatkan nilai yang lebih tepat di antaranya.

Sebenarnya ini sangat mirip dengan cara kerja pipa ADC . Namun alih-alih mengubah referensi ADC sekunder kesalahan residu yang tersisa setelah tahap pertama diperkuat dan diproses oleh ADC tahap berikutnya.

Setiap komentar dan saran dipersilahkan. Saya menganggap bahwa chip quad 8-bit (atau dual 12-bit) lebih murah daripada chip 24-bit tunggal.

Sebenarnya ada alasan untuk itu karena memiliki konverter 24bit tidak sesederhana mengatur dalam beberapa konfigurasi empat konverter 8-bit. Ada lebih dari itu. Saya pikir kesalahpahaman kunci di sini adalah berpikir bahwa seseorang hanya dapat "menambahkan" jumlah bit. Untuk melihat mengapa ini salah, lebih baik untuk menganggap ADC sebagai rangkaian yang memutuskan milik tegangan input "bin". Jumlah nampan sama dengan 2 ^ (jumlah bit). Jadi konverter 8 bit akan memiliki 256 nampan (2 ^ 8). Konverter 24 bit akan memiliki lebih dari 16 juta sampah (2 ^ 24). Jadi untuk memiliki jumlah nampan yang sama seperti pada konverter 24-bit, seseorang akan membutuhkan lebih dari 65 ribu konverter 8-bit (sebenarnya 2 ^ 16).

Untuk melanjutkan analogi bin - misalkan ADC Anda memiliki skala penuh 1V. Maka 8-bit converter "bin" adalah 1V / 256 = ~ 3.9mV. Dalam hal konverter 24-bit akan menjadi 1V / (2 ^ 24) = ~ 59.6nV. Secara intuitif jelas bahwa "memutuskan" jika voltase milik bin lebih kecil lebih sulit. Memang ini yang terjadi karena kebisingan dan berbagai sirkuit tidak ideal. Jadi tidak hanya satu yang akan membutuhkan lebih dari 65 ribu konverter 8 bit untuk mendapatkan resolusi 24 bit tetapi juga konverter 8 bit tersebut harus dapat menyelesaikan ke bin berukuran 24-bit (konverter 8-bit biasa Anda tidak akan cukup baik karena dapat menyelesaikan ke ~ 3.9mV bin bukan 59.6nV bin)

$^{12}$$^{12}$$^{12}$$^{12}$$^{12}$ $^{12}$$^{13}$

$\frac{V_{REF}}{2}$

Tidak ada yang namanya makan siang gratis.

mengedit
Sepertinya ada kesalahpahaman tentang oversampling, dan fakta bahwa ada yang 1-bit ADC audio yang yang dapat memberikan resolusi 16-bit.
Jika input Anda adalah level DC tetap, katakanlah 0.2V dalam rentang input 1V, output Anda akan selalu sama juga. Dengan 1-bit ADC ini akan menjadi nol untuk contoh kita (levelnya kurang dari setengah referensi). Sekarang akan jadi, apakah Anda sampel pada 1 sampel per detik, atau 1000. Jadi rata-rata tidak mengubah ini. Mengapa ini bekerja dengan ADC audio ?, karena tegangan bervariasi setiap saat (noise), yang menurut Einstein (relativitas, Anda tahu ;-)) sama dengan menjaga tegangan konstan dan memvariasikan referensi. Dan kemudianAnda mendapatkan beberapa bacaan yang berbeda saat oversampling, yang rata-rata dapat Anda peroleh untuk mendapatkan perkiraan tingkat aktual Anda yang cukup baik.
Kebisingan harus cukup kuat untuk melewati ambang ADC, dan harus sesuai dengan batasan tertentu, seperti distribusi Gaussian (white noise). Dalam contoh 1-bit itu tidak berfungsi karena tingkat kebisingannya terlalu rendah.

Bacaan lebih lanjut:
Catatan aplikasi Atmel AVR121: Meningkatkan resolusi ADC dengan oversampling

Ya, secara teori Anda dapat melakukan apa yang Anda inginkan, tetapi hanya jika Anda memiliki beberapa peralatan yang sepenuhnya tidak realistis tersedia untuk Anda.

Beberapa komentar lain yang dibuat sejauh ini tentang keakuratan ekstra terbatas benar, sayangnya.

Mempertimbangkan. Ukur tegangan dengan 12 bit ADC dan katakanlah 111111000010 Anda tahu bahwa nilai sebenarnya terletak di suatu tempat dalam kisaran 1 bit +/- 0,5 bit di kedua sisi nilai ini.

JIKA ADC Anda akurat hingga 24 bit tetapi hanya menyediakan 12 bit maka dilaporkan bahwa vaklue terletak di dalam +/- setengah bit dari 111111000010 00000000000000. Jika ini adalah kasus Anda dapat mengambil ADC 12 bit dengan +/- Kisaran 1/2 bit, pusatkan pada 111111000010000000000000 dan baca hasilnya. Ini akan memberi Anda perbedaan antara sinyal aktual dan nilai aDC, seperti yang diinginkan. QED.

Namun 12 bit ADC itu sendiri hanya akurat hingga sekitar setengah bit. Jumlah total dari berbagai kesalahan menyebabkannya menyatakan hasil tertentu ketika hasil nyata hingga sekitar setengah tetapi berbeda plus atau minus.

Meskipun kamu mau

111111000010 berarti 111111000010 000000000000

sebenarnya bisa berarti 111111000010 000101101010 atau apa pun.

JADI, jika Anda kemudian mengambil ADC ke-2 dan mengukur 12 bit yang lebih rendah dan ASUMSI bahwa mereka relatif terhadap batas 12 bit yang tepat, mereka sebenarnya relatif terhadap nilai yang salah di atas. Karena nilai ini pada dasarnya adalah kesalahan acak, Anda akan menambahkan Anda angka 12 bit lebih rendah baru ke 12 bit kebisingan dasarnya acak. Precise + acak = acak baru.

CONTOH

Gunakan dua konveter yang dapat mengukur rentang dan memberikan hasil dalam 1 dari 10 langkah. Jika diskalakan ke 100 volt FS mereka memberikan ge 0 10 20 30 40 50 60 70 80 90

Jika diskalakan ke skala penuh 10 volt mereka memberi 1 2 3 4 5 6 7 8 9

Anda memutuskan untuk menggunakan kedua konverter ini untuk mengukur kisaran 100 volt dengan akurasi 1 volt.

Konverter 1 mengembalikan 70V. Anda kemudian mengukur tegangan relatif ke 70V dan mendapatkan -3V. Jadi Anda menyimpulkan bahwa nilai sebenarnya yaitu + 70V - 3V = 67V.

NAMUN hasil 70V sebenarnya bisa berupa 65 66 67 68 69 70 71 72 73 74

Hanya jika konverter pertama ACCURATE ke 1V dalam 100, meskipun ini menampilkan 10V langkah dalam 100V, Anda dapat mencapai apa yang Anda inginkan.

Jadi, hasil Anda yang sebenarnya adalah 67V +/- 5 volt = apa pun mulai dari 62V hingga 72V. Jadi Anda tidak lebih baik dari sebelumnya. Pusat Anda telah pindah tetapi mungkin lokasinya secara acak.

Anda akan bisa mendapatkan peningkatan sederhana dengan cara ini karena konverter biasanya mungkin sedikit lebih akurat daripada bit yang dikembalikan (Anda harap) sehingga konverter ke-2 Anda memanfaatkannya.

Suatu sistem yang sebenarnya bekerja telah disebutkan dengan satu kelalaian penting. Jika Anda sampel sinyal N kali dan Anda menambahkan + / _ setengah gaussian noise Anda akan menyebarkan sinyal "seluruh rentang yang mungkin" dan nilai rata-rata sekarang akan log (N) lebih akurat daripada sebelumnya. Skema ini memiliki pancing dan kualifikasi dan Anda tidak bisa hanya mendapatkan jumlah bit tambahan yang sewenang-wenang, tetapi memang menawarkan beberapa peningkatan.

Dalam kasus pertama di atas saya sebutkan AD12 a12 bit dengan akurasi 24 bit. Anda dapat mencapai sesuatu dengan menggunakan 12 bit ADC dan membaca nilai yang diasumsikan dengan 24 bit misalnya delta sigma converter. JIKA sinyal cukup stabil sehingga tetap dalam kisaran bit yang sama Anda dapat menggunakan ADC ke-2 untuk membaca ke-12 bit ke-2 wrt sinyal stabil ini.

Alternatif - baru saja membaca sinyal 24 bit pada awalnya dengan sigma delta, kunci di titik itu dan kemudian berturut-turut relatif terhadapnya dengan ADC ke-2. Selama sinyal tetap dalam jangkauan ke-2 ADC Anda akan mendapatkan hasil yang jauh lebih cepat.

Ada sesuatu yang disebut supersampling yang dapat digunakan untuk meningkatkan resolusi banyak jenis ADC.

Ini bekerja dengan menambahkan noise ke sinyal. Meskipun noise mengurangi resolusi, perlu untuk menyebabkan data terpecah menjadi beberapa bit. (Saya bukan seorang pemroses sinyal - ini hanya bagaimana saya memahaminya.) Suara Anda mungkin hanya 1 atau 2 bit tetapi harus ada di sana. Jika Anda mengambil satu sampel 12-bit - Anda memiliki 12 bit. Jika kemudian Anda mengambil 4 sampel, tambahkan bersama-sama dan bagi dua, Anda mendapatkan sampel 13 bit. (Setiap bit tambahan membutuhkan 4 sampel, karena Nyquist.)

Cara sederhana untuk melakukan ini adalah menambahkan noise ke tegangan referensi. Saya menggunakan ini untuk meningkatkan ADC 12-bit dalam dsPIC33F ke 16-bit untuk resolusi yang lebih tinggi. Sebelumnya, saya mengatur timer asinkron pada frekuensi tinggi dan menggunakan DMA untuk mengantri urutan nomor PRNG ke dalam output menangkap yang memberikan sumber kebisingan yang relatif bersih. Keluaran derau bias tegangan referensi sekitar 0,1% (1k-1Meg pembagi.) Kebisingan adalah dua arah, tenggelam dan sumber. Saya menggunakan DMA dsPIC33F untuk mengantri sampel sehingga ini dapat dilakukan dengan sedikit intervensi CPU. Tentu saja laju sampel maksimum turun menjadi sekitar 1/32 dari laju normal, tetapi ini bukan masalah bagi aplikasi saya.

Karena kebisingan tidak selalu terdistribusi secara seragam, saya akan mengkalibrasi input pada setiap unit yang dikirim, meskipun perbedaannya mungkin hanya 1 atau 2 LSB.

Menggunakan penjumlah penjumlahan, Anda dapat menjumlahkan dua output DAC. Anda dapat menggunakan R1 = 100k, R2 = R3 = 100 Ohm. Dengan cara ini output akan menjadi Vout = - (V1 + V2 / 1000). Anda akan membutuhkan pasokan ganda dan jika Anda menginginkannya non-terbalik, Anda perlu meletakkan amplifier pembalik lainnya dengan gain = 1. Jadi, katakanlah Anda memiliki DAC 12 bit dengan 2 output dan referensi 4.096V. Kemudian (jika Anda memiliki penguat pembalik kedua) satu peningkatan dari DAC 1 akan meningkatkan output dengan 1uV, dan satu peningkatan dari DAC 2 akan meningkatkan output dengan 1mV. Itu tidak total 24 bit. Ini sekitar 22 bit. Secara teori Anda, Anda dapat memilih R1 menjadi 4096 kali lebih besar dari R2 dan R3 dan mendapatkan 24 bit, tetapi Anda tidak akan mendapatkan hasil yang lebih baik. Anda akan memiliki banyak masalah noise dalam kisaran microvolts bahkan jika Anda memilih opamp noise rendah yang baik.

Perbarui I meskipun ini pertanyaan tentang DAC karena saya sedang mencari DAC. Inilah cara Anda menerapkan prinsip serupa dengan ADC. Alih-alih menjumlahkan Anda harus mengurangi hasil ADC1 kemudian kalikan dengan 1000 sebelum mengukur dengan ADC2.

Koreksi - ADC3 harus di VGnd (Vref / 2), bukan Vref agar sesuai dengan rumus hasil

Alih-alih AZ431 Anda dapat menggunakan referensi 2.5V lainnya atau referensi lain yang dapat disesuaikan dengan pasif yang tepat untuk mendapatkan 4.096V dengan tepat. Semakin sedikit suhu melayang pada referensi, semakin baik hasilnya. Itu juga harus kebisingan rendah. Perhatikan bahwa apa adanya mungkin tidak cukup akurat. Ini akan menyenangkan untuk menempatkan trimpot 500 ohm multi turn antara R7 dan R8 dengan penghapus ke input referensi dan atur untuk Vref = 4.096V persis. Trimpot (2) juga akan dibutuhkan antara R1 dan R2 dengan input positif wiper ke U1. Tweak untuk 2.048V di VGnd. U1 sembarang opamp noise rendah. (BTW AZ431 mengerikan untuk pekerjaan itu. Saya meletakkannya karena saya punya simbol).

Sangatlah penting bagi U2, U3 dan U4 untuk menjadi nol chopper offset. U2 lebih penting karena dikalikan dengan 100. setiap 1 microvolt menjadi 100 microvolt. Jika Anda menggunakan OP07 dan Anda nol dengan benar dan suhu berubah dengan 10 derajat maka Anda mendapatkan offset 13 uV yang berarti 1,3 mV pada output U4. Itu 13 mV dalam output ADC yang membuat ADC2 hampir tidak berguna.

Juga U3 harus dapat mencapai 6.048V - itu VGnd (2.048V) + 2xVinmax (2x2V = 4V). Itulah gagasan memiliki Vcc = + catu daya 12V. Vcc bisa serendah 6,5V saat MAX44252 digunakan. Karena MAX44252 adalah rail to rail, pasokan opamp negatif dapat dilewati dan Vss dari opamp dapat dihubungkan ke ground. Itu berlaku untuk opamp apa pun yang dapat mencapai output 48mV.

MAX44252 memiliki tegangan offset 2-4uV (khas) dan pergeseran suhu 1 hingga 5 nV. Ini $ 2,64 untuk digikey dalam jumlah 1 dan itu quadopamp sehingga hanya satu chip yang akan melakukan pekerjaan.

Bagaimana itu bekerja? Mari kita punya DAC 10bit misalnya. Resolusi adalah 4.096 / 1024 = 4mV. Sinyal input harus relatif ke VGnd, yang merupakan setengah dari Vref. ADC1 mengukur tegangan input seperti biasa. Kemudian mengeluarkan nilai melalui DAC1. Perbedaan antara Vin dan DAC1 adalah kesalahan yang perlu Anda perkuat, ukur dan tambahkan ke hasil ADC1. U2 memperkuat perbedaan Vin - DAC1, relatif terhadap DAC1, dengan gain 100. U4 menguatkan perbedaan itu dengan 10 dan juga mengurangi DAC1, relatif terhadap VGnd. Itu membuat ADC2 = (Vin - DAC1) * 1000, relatif terhadap VGnd. Dengan kata lain jika Anda memiliki 1.234567V di Vin, relatif terhadap VGnd. ADC1 akan mengukur nilai 821karena resolusi adalah 4mV dan (2.048 + 1.234567) /0.004 = 820.64175. Jadi nilai DAC akan ditetapkan ke 309 yaitu 309 * 0,004V = 1,236V. Sekarang ADC2 akan mendapatkan 1.234567-1.236 = -0.001433 * 1000 = -1.433V relatif terhadap VGnd (idealnya). Itu 2.048-1.433 = mode umum 0.615V. 0,615V / 0,004 = 153,75. Jadi nilai ADC2 = 154. Lebih mudah untuk menghitung nilai dalam microvolts untuk menghindari penggunaan float. untuk mengkonversi ADC2 dalam mV kita harus mengalikan nilainya dengan 4: VADC1 = 821 * 4 = 3284mV. Untuk mengkonversi ke uV kita perlu mengalikan dengan 1000. Atau itu nilai ADC1 dikalikan dengan 4000. 821 * 4000 = 3284000. Jadi tegangan ADC1 sehubungan dengan VGnd adalah 3284000-2048000 = 1236000uV. ADC2 sudah dikalikan 1000 sehingga kita hanya perlu mengalikannya dengan 4: VADC2 = 154 * 4 = 616. Untuk mendapatkan tegangan relatif terhadap VGnd kita perlu mengurangi VGnd: 616-2048 = -1432uV. Kami mengambil VGnd = 2048uV di sini karena kami memiliki amplifikasi x1000. Sekarang kami menambahkan VADC1 dan VADC2: 1236000 + (-1432) = 1234568uV atau 1.234568V

Tentu saja itu hanya mimpi karena ketika Anda berurusan dengan microvolts akan ada semua jenis masalah yang mengerikan - kebisingan opamp, kebisingan resistor, offset tegangan, penyimpangan suhu, mendapatkan kesalahan ... Tetapi jika Anda menggunakan bagian yang layak, setidaknya 1% resistor dan Anda secara otomatis membatalkan offset dan mengoreksi perolehan yang mungkin Anda dapatkan dari hasil yang cukup baik. Tentu saja Anda tidak dapat mengharapkan untuk melihat input stabil ke digit terakhir. mungkin Anda dapat membatasi resolusi hingga 10uV (bagi hasil dengan 10). Juga kalikan dengan 4 dapat dilakukan dengan menjumlahkan 4 hasil berurutan untuk memiliki beberapa rata-rata.

Ingatlah bahwa semua ini tidak diuji. Saya hanya mensimulasikan tahap penguat tanpa memperhitungkan kebisingan akun dan opamp offset. Jika seseorang memutuskan untuk membangunnya, tulis hasilnya di komentar.

$log_2 (\text{a lot})$

sunting: lihat komentar untuk koreksi pada matematika saya.