Intel Haswell (atau setidaknya produk-produk yang menggabungkan Iris Pro 5200 GPU) dan POWER7 dan POWER8 IBM semuanya termasuk DRAM tertanam, "eDRAM".
Salah satu masalah penting yang menyebabkan eDRAM tidak menjadi umum sampai saat ini adalah bahwa proses fabrikasi DRAM secara inheren tidak kompatibel dengan proses logika, sehingga langkah-langkah tambahan harus dimasukkan (yang meningkatkan biaya dan menurunkan hasil) ketika eDRAM diinginkan. Jadi, harus ada alasan kuat untuk ingin menggabungkannya untuk mengimbangi kerugian ekonomi ini. Atau, DRAM dapat ditempatkan pada cetakan terpisah yang diproduksi secara terpisah, tetapi kemudian diintegrasikan ke dalam paket yang sama dengan, CPU. Ini memberikan sebagian besar manfaat lokalitas tanpa kesulitan membuat keduanya dengan cara yang benar-benar terintegrasi.
Masalah lain adalah bahwa DRAM tidak seperti SRAM dalam hal ia tidak menyimpan kontennya tanpa batas saat daya diterapkan, dan membacanya juga menghancurkan data yang disimpan, yang harus ditulis kembali sesudahnya. Oleh karena itu, harus di-refresh secara berkala dan setelah setiap membaca. Dan, karena sel DRAM didasarkan pada kapasitor, pengisian atau pemakaian cukup bahwa kebocoran tidak akan merusak nilainya sebelum refresh berikutnya membutuhkan waktu yang terbatas. Waktu pengisian ini tidak diperlukan dengan SRAM, yang hanya berupa kait; akibatnya dapat clock pada tingkat yang sama dengan CPU, sedangkan DRAM terbatas pada sekitar 1 GHz dengan tetap mempertahankan konsumsi daya yang masuk akal. Hal ini menyebabkan DRAM memiliki latensi inheren yang lebih tinggi daripada SRAM, yang membuatnya tidak layak untuk digunakan untuk semua kecuali cache yang paling besar, di mana penurunan tingkat kesalahan akan terbayar.
Juga, sejauh menyangkut latensi, sebagian besar kesulitannya adalah jarak sinyal fisik yang harus dilalui. Cahaya hanya dapat berjalan 10 cm dalam periode waktu 3 GHz CPU. Tentu saja, sinyal tidak bergerak dalam garis lurus melintasi die dan juga tidak merambat dengan kecepatan mendekati cahaya karena kebutuhan untuk buffering dan fan-out, yang menyebabkan penundaan propagasi. Jadi, jarak maksimum memori dapat jauh dari CPU untuk mempertahankan siklus latensi 1 jam paling banyak beberapa sentimeter, membatasi jumlah memori yang dapat ditampung di area yang tersedia. Prosesor Intel Nehalem sebenarnya mengurangi kapasitas cache L2 versus Penryn sebagian untuk meningkatkan latensi, yang menyebabkan kinerja yang lebih tinggi. * Jika kita tidak begitu peduli tentang latensi, maka tidak ada alasan untuk meletakkan memori pada paket,
Perlu juga dicatat bahwa tingkat hit cache sangat tinggi untuk sebagian besar beban kerja: jauh di atas 90% dalam hampir semua kasus praktis, dan tidak jarang bahkan di atas 99%. Jadi, manfaat dari memasukkan ingatan yang lebih besar pada saat mati pada dasarnya terbatas untuk mengurangi dampak dari beberapa persen kehilangan ini. Prosesor yang ditujukan untuk pasar server perusahaan (seperti POWER) biasanya memiliki cache yang sangat besar dan dapat menguntungkan termasuk eDRAM karena berguna untuk mengakomodasi kumpulan kerja yang besar dari banyak beban kerja perusahaan. Haswell memilikinya untuk mendukung GPU, karena teksturnya besar dan tidak dapat ditampung dalam cache. Ini adalah kasus penggunaan untuk eDRAM hari ini, bukan desktop biasa atau beban kerja HPC, yang dilayani dengan sangat baik oleh hierarki cache yang khas.
Untuk mengatasi beberapa masalah yang diangkat dalam komentar:
Cache eDRAM ini tidak dapat digunakan sebagai pengganti memori utama karena dirancang sebagai cache korban L4. Ini berarti bahwa data tersebut mudah menguap dan dapat dialamatkan dengan konten, sehingga data yang disimpan di dalamnya tidak diperlakukan sebagai berada di lokasi tertentu, dan dapat dibuang kapan saja. Properti ini sulit untuk direkonsiliasi dengan kebutuhan RAM untuk dipetakan langsung dan persisten, tetapi untuk mengubahnya akan membuat cache tidak berguna untuk tujuan yang dimaksud. Tentu saja mungkin untuk menanamkan memori dari desain yang lebih konvensional, seperti yang dilakukan dalam mikrokontroler, tetapi ini tidak dapat dibenarkan untuk sistem dengan memori besar karena latensi rendah tidak bermanfaat dalam memori utama seperti dalam cache, jadi memperbesar atau menambahkan cache adalah proposisi yang lebih bermanfaat.
Adapun kemungkinan cache sangat besar dengan kapasitas pada urutan gigabytes, cache hanya diperlukan paling banyak ukuran set kerja untuk aplikasi. Aplikasi HPC mungkin berurusan dengan dataset terabyte, tetapi mereka memiliki temporal dan spasial lokalitas yang baik, sehingga set kerjanya biasanya tidak terlalu besar. Aplikasi dengan perangkat kerja besar misalnya database dan perangkat lunak ERP, tetapi hanya ada pasar terbatas untuk prosesor yang dioptimalkan untuk beban kerja semacam ini. Kecuali jika perangkat lunak benar-benar membutuhkannya, menambahkan lebih banyak cache memberikan pengembalian yang sangat cepat. Baru-baru ini kita telah melihat prosesor mendapatkan instruksi prefetch, sehingga cache dapat digunakan lebih efisien: kita dapat menggunakan instruksi ini untuk menghindari kesalahan yang disebabkan oleh ketidakpastian pola akses memori, daripada ukuran absolut dari set kerja,
* Peningkatan latensi bukan hanya karena ukuran fisik cache yang lebih kecil, tetapi juga karena asosiatitas berkurang. Ada perubahan signifikan pada seluruh hierarki cache di Nehalem karena beberapa alasan berbeda, tidak semuanya berfokus pada peningkatan kinerja. Jadi, sementara ini sudah cukup sebagai contoh, ini bukan akun yang lengkap.