Jawaban singkat: manajer menginginkan BUKTI fungsi yang sederhana, dapat diuji, sebelum memberikan jutaan (atau lebih) dolar ke suatu desain. Alat saat ini, hanya saja jangan memberikan desain asinkron jawaban itu.
Mikrokomputer dan mikrokontroler biasanya menggunakan skema pencatatan jam kerja untuk memastikan kontrol waktu. Semua sudut proses harus mempertahankan pengaturan waktu di semua tegangan, suhu, proses, dll. Efek pada kecepatan rambat sinyal. Tidak ada gerbang logika saat ini yang berubah secara instan: setiap gerbang beralih tergantung pada tegangan yang diberikan, drive yang didapat, beban yang dikendarainya, dan ukuran perangkat yang digunakan untuk membuatnya, (dan tentu saja simpul proses (ukuran perangkat) itu dibuat, dan seberapa cepat proses ITU benar-benar melakukan --- INI melewati fab). Untuk beralih ke "instan", Anda harus menggunakan logika kuantum, dan itu mengasumsikan bahwa perangkat kuantum dapat beralih secara instan; (Saya tidak yakin).
Logika clocked MENYEDIAKAN bahwa pengaturan waktu di seluruh prosesor, bekerja melintasi tegangan, suhu, dan variabel pemrosesan yang diharapkan. Ada banyak perangkat lunak yang tersedia yang membantu mengukur waktu ini, dan proses internet disebut "penutupan waktu". Clocking dapat (dan, menurut pengalaman saya, memang ) memakan waktu antara 1/3 hingga 1/2 dari daya yang digunakan dalam mikroprosesor.
Jadi, mengapa desainnya tidak sinkron? Ada beberapa, jika ada, alat penutupan waktu untuk mendukung gaya desain ini. Ada beberapa, jika ada, alat tempat dan rute otomatis yang dapat menangani, dan mengelola, desain asinkron yang besar. Jika tidak ada yang lain, manajer TIDAK menyetujui apa pun yang tidak memiliki BUKTI fungsionalitas langsung yang dihasilkan komputer.
Komentar bahwa desain asinkron membutuhkan "satu ton" sinyal sinkronisasi, yang membutuhkan "lebih banyak transistor", mengabaikan biaya routing dan sinkronisasi jam global, dan biaya semua sandal jepit yang dibutuhkan sistem clocking. Desain asinkron adalah, (atau seharusnya), lebih kecil dan lebih cepat daripada rekan-rekan clocked mereka. (Satu hanya mengambil SATU jalur sinyal paling lambat, dan menggunakannya untuk memberi makan kembali sinyal "siap" ke logika sebelumnya).
Logika asinkron lebih cepat, karena tidak pernah harus menunggu jam yang harus diperpanjang untuk blok lain di tempat lain. Ini terutama benar dalam fungsi register-to-logic-to-register. Logika asinkron tidak memiliki banyak masalah "pengaturan" dan "tahan", karena hanya struktur wastafel akhir (register) yang memiliki masalah tersebut, sebagai lawan dari rangkaian logika pipa dengan sandal jepit diselingi dengan ruang penundaan propagasi logika untuk pencatatan jam kerja batas-batas.
Bisakah itu dilakukan? Tentu saja, bahkan pada desain miliar transistor. Apakah ini lebih sulit? Ya, tetapi hanya karena MENYEDIAKAN bahwa ia bekerja di seluruh chip (atau bahkan sistem), jauh lebih terlibat. Mendapatkan waktu di atas kertas cukup langsung untuk setiap satu blok atau sub-sistem. Mendapatkan pengaturan waktu yang dikendalikan di tempat dan sistem rute otomatis, jauh lebih sulit, karena perkakas TIDAK diatur untuk menangani potensi kendala pengaturan waktu yang jauh lebih besar.
Microcontrollers juga memiliki satu set yang berpotensi besar lainnya blok yang antarmuka ke (relatif) sinyal eksternal lambat, ditambahkan ke semua kompleksitas sebuah mikroprosesor. Itu membuat waktu sedikit lebih terlibat, tetapi tidak banyak.
Mencapai mekanisme sinyal "kunci pertama" "penguncian" pertama adalah masalah desain sirkuit, dan ada cara yang diketahui untuk mengatasinya. Kondisi lomba adalah tanda 1). praktik desain yang buruk; atau 2). sinyal eksternal masuk ke prosesor. Clocking sebenarnya memperkenalkan kondisi perlombaan signal-vs-clock yang terkait dengan pelanggaran "set-up" dan "hold".
Saya, secara pribadi, tidak mengerti bagaimana desain asynchronous bisa masuk ke, atau macet lainnya kondisi lomba. Itu mungkin menjadi batasan saya , tetapi kecuali itu terjadi pada data yang masuk ke dalam prosesor, itu TIDAK PERNAH mungkin dalam sistem logika yang dirancang dengan baik, dan bahkan kemudian, karena itu dapat terjadi ketika sinyal masuk, Anda merancang untuk menghadapinya.
(Saya harap ini membantu).
Semua yang dikatakan, jika Anda punya uang ...