Apakah normal untuk memiliki sarang tikus jejak VCC / GND di bawah IC?

Saya mencoba untuk rute papan sederhana, yang pertama saya lakukan dalam 15 tahun sejak saya dialihkan catu daya linier 12V setara dengan mspaint. Papan ini terutama terdiri dari LPC2387, yang merupakan LQFP100 IC yang memerlukan berbagai + 3.3V dan koneksi GND.

Ketika saya bermain-main dengan merutekan jejak untuk hal ini, menurut saya, bahkan dengan hanya GND yang dialihkan, bagian bawah IC adalah sarang jejak tikus kecilnya sendiri. Dengan menggunakan strategi ini, saya akan membutuhkan setumpuk vias raksasa di bawah sana hanya untuk memberi daya pada IC.

Apakah ini normal? Apakah saya salah tentang semua ini?

masukkan deskripsi gambar di sini

— Menandai
sumber

Bagaimana Anda berencana membuat papan ini menakjubkan? Yang paling penting, berapa banyak layer yang ingin Anda miliki? Vias hanya masalah jika Anda hanya memiliki satu lapisan yang efektif untuk dikerjakan, atau mengebornya sendiri. (Juga, sebuah petunjuk yang mudah-mudahan akan diperluas oleh pengguna lain: Tuangkan tembaga. Coba ketikkan polygon GNDbilah perintah dan buat persegi panjang di sekitar IC Anda, lalu ketik ratsnest)

— Kevin Vermeer

Semoga 2 layer, dan itu akan dikirim ke rumah fab ke fab (sesuatu seperti BatchPCB), jadi vias tidak masalah. Saya belum pernah melihat yang seperti ini sebelumnya (walaupun saya belum terlihat keras).

— Mark

Anda harus menghindari sudut akut di antara trek, karena dapat menyebabkan masalah dengan etsa. Anda juga perlu memisahkan setiap pasangan power-ground.

— Leon Heller

Ada banyak pasangan VCC / GND karena chip itu membutuhkan jalur impedansi yang sangat rendah untuk daya dan pentanahan. Anda harus mengenakan topi pada setiap pasangan, jika memungkinkan (biasanya di bagian belakang papan di belakang UC). Lewati ini dan satu sisi chip dapat 'kelaparan' yang lain. Papan 4 lapis dengan daya khusus dan bidang tanah akan jauh lebih baik.

— darron

Apakah sudut 90 derajat diperbolehkan? Kebijaksanaan umum tampaknya dihindari-jika-mungkin ...

— Mark

Jawaban:

Apa yang Anda lewatkan adalah penggunaan pesawat listrik. Tampaknya Anda menggunakan Elang, gunakan polygonperintah untuk membuat pesawat, dan beri nama GND. Kemudian, gunakan ratsnestperintah untuk menuangkan pesawat ini ke papan Anda.

Untuk papan 4-lapisan, Anda harus memiliki lapisan GND internal dan lapisan VDD internal. Rutekan sinyal Anda di lapisan luar, dan lewati vias ke pesawat dekat bantalan.

Untuk papan 2-layer, masalah menjadi lebih rumit. Sangat mudah untuk mengatur loop (yang buruk untuk integritas sinyal dan EMI) ketika merutekan sinyal melalui lapisan daya.

IOIO adalah contoh desain 2-layer dengan rute yang bagus. Lapisan bawah pada gambar ini adalah GND; Saya telah mengedit ini untuk menggunakan pesawat 3.3V di bawah IC, bukan jejak aslinya. Anda bisa mendapatkan dokumentasi orignal yang tidak diedit (termasuk file tata letak) di sini .

contoh tata letak

Mereka menempatkan tutup decoupling agak jauh. Agaknya, ini dilakukan agar semua bagian bisa diletakkan di lapisan atas. Jika Anda dapat menyolder pada kedua sisi, mungkin lebih baik untuk menemukannya langsung di bawah IC, dan terhubung dengan vias pendek ke pin terkait.

Juga perhatikan bahwa regulator voltase dan tutup pelepasan 10UF yang terkait nyaris tidak ada tangkapan layar di sebelah kanan. Jika mereka lebih jauh, saya juga akan menambahkan topi massal 10uF atau lebih segera di bawah IC, selain 0603 yang ditampilkan.

Akhirnya, perhatikan bahwa meskipun ada pesawat besar, impedansi rendah di bawah IC, itu diberi makan oleh dua jejak 8 mil di bawah dua bantalan di sisi kanan. Jika saya ekstra hati-hati, saya akan memindahkan LED dan resistor di sebelah kanan, serta jejak 5V yang masuk di sudut kanan, untuk mendapatkan koneksi impedansi rendah melalui celah itu.

— Kevin Vermeer
sumber

Hubungkan mereka ke pesawat VCC / GND di dekat pin. Koneksi daya lebih tenang, lebih banyak ruang untuk rute sisanya.

— Brian Carlton
sumber