Apa perbedaan antara loop terkunci urutan pertama, urutan kedua dan ketiga?

Apa yang diwakili oleh pesanan PLL? Apa kerugiannya agar order 1 & 2 PLL memenuhi pesanan 3? Bagaimana memilih jenis PLL untuk aplikasi seperti demodulator QPSK?

Sepertinya saya jawaban yang diterima (oleh Sparky256) memandang PLL hanya sebagai filter dan benar-benar mengabaikan tujuan sebenarnya, yang menjadi sistem kontrol, mengendalikan fase sinyal. Urutan sistem kontrol menandakan jumlah status internal. Dalam sistem yang memiliki input tunggal, keadaan di luar keadaan pertama (urutan) setara dengan turunan dari variabel yang dikendalikan.

Secara khusus, dalam PLL, variabel yang dikontrol biasanya adalah fase dari sinyal. PLL berupaya menghasilkan kunci fase. Jadi, urutan pertama adalah untuk variabel fase / keadaan, keadaan kedua adalah turunan dari keadaan pertama - yang merupakan frekuensi, dan sebagainya.

Untuk synthesizer frekuensi sederhana, PLL orde pertama mungkin sudah cukup, tetapi dengan demodulator QPSK, orde pertama PLL mungkin akan kurang karena setiap frekuensi pembawa diimbangi antara modulator dan demodulator akan selalu menghasilkan fase fase yang konstan, yang hanya dapat dihilangkan oleh urutan kedua PLL. Fase lag berarti saluran I dan Q tidak dapat diperbaiki (mereka terus-menerus "bergerak"). Oleh karena itu, demodulator QPSK harus memiliki PLL dengan setidaknya 2 status (yaitu urutan ke-2 atau lebih tinggi).

Juga, bertentangan dengan beberapa gagasan yang lazim dalam komentar dan jawaban di sini, urutan yang lebih tinggi tidak membuat sistem lebih lambat, juga tidak membuatnya lebih cepat. Waktu respons ditentukan oleh semua parameter sistem, terutama oleh nilai koefisiennya (atau posisi kutub dan nolnya, dalam jargon desain filter).

Saya menemukan tautan ini ke dokumen luar biasa yang menjabarkan detail halus hingga filter urutan ke-4.

Urutan filter hanya mengacu pada jumlah kutub yang digunakan untuk menyaring output dari pembanding fase sehingga memberikan tegangan kesalahan DC yang halus ke VCO.

1. Filter pesanan pertama sebenarnya hanya karakteristik filter VCO, yang membutuhkan waktu minimum untuk menyelesaikan (fase nol) untuk perubahan frekuensi atau pelacakan fase. Tegangan output komparator fase mentah diumpankan ke VCO (osilator tegangan terkontrol) dengan hanya paku kebisingan yang disaring. Jenis ini menawarkan pelacakan cepat perubahan frekuensi dan mengunci dengan cepat ke pengaturan terbaru, tetapi dapat memiliki output yang tidak menentu sampai terkunci pada frekuensi baru.

2. Filter urutan ke-2 memiliki 1 tahap RC, baik pasif atau menggunakan op-amp untuk roll-off yang lebih tajam. Ini sedikit lebih lambat dalam mengunci ke frekuensi baru (fase nol) tetapi kurang tidak menentu dalam menetap dan menjadi stabil. Direkomendasikan untuk sebagian besar semua desain PLL.

3. Filter pesanan ketiga menggunakan op-amp opsional dan jaringan RC ganda. Itu menetap lebih lambat daripada yang lain tetapi mentolerir FSK / QFSK / QPSK lebih baik dengan tetap stabil bahkan dengan skema modulasi yang kompleks. Jaringan RC harus disetel untuk rentang baud rate tertentu sehingga perubahan aktual dalam laju bit diikuti secepat mungkin.

4. Loop PLL harus selalu dapat menemukan dan mengunci frekuensi operator baru dengan lebih cepat atau hilangnya data, memaksa pengiriman ulang paket data atau mengirim perintah EOF / EOL / EOT terlebih dahulu. Untungnya MPU yang cepat dapat meniru atau memiliki seluruh blok fungsi PLL bawaan, sehingga penggunaan filter analog dan sirkuit PLL diskrit jarang terjadi. Gunakan QPSK sebagai istilah pencarian dan Anda akan menemukan banyak dukungan IC dan modul yang siap digunakan. Berhati-hatilah terhadap perjanjian lisensi atau perangkat lunak 'khusus'.

Untuk detail lebih lanjut tentang FSK dan QPSK.

Jawaban-jawaban ini dikaburkan oleh ketentuan teoretis dan detail implementasi. Pertanyaan asli memilih PLL untuk mendemodulasi skema modulasi fase seperti QPSK pada akhirnya tidak diatasi.

Demodulasi tidak memiliki ketergantungan pada urutan PLL.

Secara singkat, mari kita tutup pesanan.

1. $x$$x \pm \Delta x$$\Delta x$

2. PLL urutan kedua, karena memiliki apa yang disebut integrator, menghilangkan masalah kesalahan fase.

Akhir dari diskusi tentang pesanan PLL.

Mendemodulasi QPSK atau BPSK dengan PLL tergantung pada pendeteksi kesalahan Anda. Untuk mempermudah, mari kita bahas BPSK sebagai berikut:

Untuk mendemodulasi sinyal BPSK menggunakan PLL, kami memodifikasi detektor kesalahan PLL sehingga loop VCO mengunci ke 0 atau 180 derajat sehubungan dengan sinyal input. Dengan demikian, output VCO PLL baik dalam fase atau 180 derajat keluar dari fase dengan input. Sejauh menyangkut loop, karena detektor kesalahan yang dimodifikasi, ia berpikir itu memiliki kesalahan nol.

Ketika input beralih fase, loop seharusnya tidak melakukan apa-apa lagi, karena loop akan mengunci ke 0 atau 180 derajat. Namun, beberapa sinyal dalam loop akan berubah dari positif ke negatif dan Anda dapat menggunakan perubahan ini untuk mendeteksi jika sinyal beralih fase.

Konsep yang sama meluas ke QPSK, di mana PLL buta untuk mendeteksi perubahan fase 90, 180, dan 270 derajat pada sinyal input.

PLL yang dapat mendemodulasi BPSK disebut Loop Costas.

Saya menulis makalah ini tentang cara mengimplementasikan loop Costas dalam perangkat lunak, yang berisi semua informasi yang saya sebutkan di sini secara mendalam.

FakeMoustache menulis: "Mereka semua memiliki perbedaan fase nol dalam keadaan terkunci"

Terminologi kami mungkin berbeda tetapi pemahaman saya adalah bahwa, dalam desain urutan pertama, perbedaan fase digunakan sebagai sinyal kesalahan (dengan amplifikasi) dan menggerakkan VCO maka kesalahan fase dalam kunci tergantung pada frekuensi. Desain urutan kedua mengintegrasikan perbedaan fasa untuk mendapatkan tegangan kontrol VCO sehingga kesalahan fase adalah nol ketika dikunci ke frekuensi tetap dan umumnya tergantung pada tingkat perubahan frekuensi yang dilacak untuk sinyal yang bervariasi secara perlahan. Untuk desain urutan ketiga, kesalahan akan tergantung pada turunan kedua dan seterusnya.

Maaf untuk bahasa inggris saya. Menurut pendapat saya, urutan filter loop tergantung pada kinerja yang ingin Anda peroleh. Umumnya pesanan rendah memiliki kunci cepat tetapi kinerja buruk dengan atenuasi palsu; selain menggunakan filter loop urutan yang lebih tinggi juga bentuk optimal dari Fase Noise dapat dikenali. Biasanya PLL analog, palsu utama yang diperkosa oleh sinyal yang tidak diinginkan karena sinyal referensi. Sinyal ini dapat dengan mudah dibersihkan menggunakan filter sederhana (misalnya urutan kedua). Dalam PLL digital (misalnya PLL yang memiliki Pompa Pengisian) sinyal yang tidak diinginkan memiliki frekuensi lebih rendah (mis .: fref / [2 atau 3 ...]). Untuk mendapatkan spektrum keluaran yang bersih dapat diperlukan, gunakan filter loop orde tinggi (urutan 3 ° atau 4 °); dalam kasus yang sama dimungkinkan juga mengurangi loop bandwidth. Dengan cara ini menambah waktu yang diperlukan untuk kunci.