Mengapa logika PMOS / NMOS lama membutuhkan beberapa voltase?

26

Mengapa logika PMOS / NMOS lama membutuhkan beberapa voltase seperti +5, -5, dan +12 volt? Misalnya, prosesor Intel 8080 lama, DRAM lama, dll.

Saya tertarik pada penyebab pada tingkat fisik / tata letak. Apa tujuan dari tegangan tambahan ini?

_{Ya, pertanyaan ini tentang barang yang digunakan 35 tahun yang lalu.}

— BarsMonster
sumber

13

The 8080 menggunakan teknologi hanya-nMOS (tidak ada CMOS = pMOS dan nNMOS). Saat Anda menggunakan perangkat nMOS (atau pMOS) saja, Anda memiliki beberapa pilihan untuk membangun sel inverter logika (lihat bab 6.6 dalam dokumen ini , jawaban saya meminjam banyak pada sumber ini):

nMOS transistor dan resistor pull-up. Sederhana, tetapi tidak bagus pada IC karena resistor akan memakan banyak ruang pada silikon.
Transistor nMOS dan transistor nMOS jenuh kedua menggantikan resistor pull-up. Tidak buruk, tetapi tegangan output tingkat tinggi akan tetap satu tegangan ambang batas V _{GS, di} bawah tegangan suplai. (Catatan: V _{GS, th} adalah tegangan antara gerbang FET dan sumber yang hanya akan menyalakan FET.)
nMOS transistor dan transistor kedua, non-jenuh (= linier) menggantikan resistor pull-up. Tegangan output tingkat tinggi akan berayun hingga V _DD , tetapi ini datang dengan biaya tambahan dari tegangan tambahan V _GG dengan V _GG > V _DD + V _{GS, th} . Ini adalah alasan untuk rel +12 V.
Transistor nMOS dengan transistor tipe n depletion-mode kedua menggantikan resistor beban. Tidak diperlukan rel pasokan tambahan, tetapi teknologinya lebih canggih karena dua transistor yang berbeda perlu dibuat pada chip yang sama.

Tampaknya 8080 menggunakan opsi nomor 3.

Alasan untuk rel negatif (-5 V) bisa menjadi bias yang diperlukan untuk konfigurasi cascode. Ini akan meningkatkan kecepatan switching dengan biaya rel pasokan tambahan. Saya hanya bisa menebak di sini karena saya belum menemukan sumber yang memberitahu saya bahwa 8080 benar-benar menggunakan tahapan yang terhubung dengan cascode. Menutupi cascode akan menjadi cerita lain; konfigurasi ini digunakan untuk amplifier linier, sakelar logika, penerjemah level, atau sakelar daya .

— zebonaut
sumber

satu tegangan ambang di bawah tegangan suplai - Satu apa? Berapa satu "ambang tegangan"?

— Kevin Vermeer

@KevinVermeer: Jika minimum V (GS) yang diperlukan untuk melakukan NFET adalah, katakanlah, 2 volt, dan tegangan gerbang tertinggi yang tersedia adalah 5 volt, maka arus sumber keluaran tidak akan turun karena tegangan output naik ke 3 volt (5V-2V).

— supercat

Saya melihat ... Sekarang lebih masuk akal ... Tetapi apa itu konfigurasi cascode? Juga, mungkin -5V harus dihubungkan ke bulk untuk membantu dengan kontaminasi sodium (= mobile ionic)?

— BarsMonster

Tebakan saya untuk tegangan negatif (-5 V) benar-benar sangat kabur dan saya tidak tahu pasti apakah 8080 menggunakan cascode switches atau apakah substratnya bias. Yang memperburuk masalah adalah bahwa pencarian "pasokan negatif" dan 8080 atau logika menghasilkan banyak hit di mana istilah "negatif" digunakan untuk kesamaan atau landasan. Ini tidak benar-benar salah, tetapi tidak membantu dalam kasus ini.

— zebonaut

13

Berikut ini adalah contoh dari rangkaian gerbang NMOS NAND "depletion-mode" yang saya temukan di Wikipedia (Jerman):

NMOS NAND Gate - gambar domain publik oleh pengguna Wikipedia Biezl

Transistor atas digunakan dalam mode deplesi untuk memberikan beban yang mendekati sumber arus dan menyeimbangkan waktu naik dan turun. Karena tegangan ambang batas yang lebih tinggi dari teknologi MOS awal, pasokan 12 V mungkin diperlukan untuk memberikan bias yang tepat untuk gerbang resistor beban. Pasokan -5 V mungkin telah digunakan untuk bias gerbang belakang (atau node substrat) dari semua FET untuk mendapatkannya dalam rezim operasi yang diinginkan.

Saya membuat ini sebagai jawaban Wiki karena beberapa dari apa yang saya katakan adalah spekulasi daripada fakta keras dan saya yakin seseorang di sini dapat meningkatkan atau memperbaiki saya.

— The Photon
sumber

Untuk apa nilainya, chip video Atari 2600 sebagian besar berjalan +5, tetapi memiliki satu input yang didorong dengan pot yang terhubung ke pasokan 9V. Input itu mendorong gerbang mode tambahan pull-up dalam urutan 30 inverter yang rata-rata waktu propagasinya kira-kira 10ns (saya kira cukup cepat menurut standar saat itu, saya pikir; tidak ada sinyal lain yang harus disebarkan ke mana pun di dekat yang banyak itu). gerbang selama siklus jam).

— supercat

Komentar lain tentang peningkatan-mode pull-up: perangkat pull-up praktis yang ideal dalam logika NMOS akan menjadi sumber arus konstan yang kapasitas arusnya tidak turun ketika tegangan output meningkat. Sayangnya, jika gerbang FET berada di lima volt, VGS akan turun setengah pada saat sumbernya telah mencapai 2,5 volt. Sebaliknya, jika gate berada pada 12 volt, output bisa mencapai 4 volt sementara VGS masih 2/3 seperti apa ketika output di ground.

— supercat

4

Saya dirancang untuk teknologi NMOS 12 volt beberapa tahun yang lalu. Ia menggunakan transistor n-channel jenuh untuk pull-up. Seperti yang dijelaskan oleh kontributor sebelumnya (Daftar item # 2 dalam jawaban ini ), ini membatasi tegangan output ke satu Vt lebih rendah dari VDD. Pasokan 5 volt digunakan untuk berinteraksi dengan TTL. Pasokan -5V digunakan untuk membuat bias media dan membawa Vt ke nilai yang bermanfaat. Tanpa tegangan bias, Vt sekitar 0V.

— eltelioni
sumber

+1, saya tidak memikirkan alasan yang tepat untuk menggunakan + 12V (untuk logika internal) dan +5 (untuk antarmuka internal + 12-Vt H level untuk membersihkan + 5V TTL H level).

— zebonaut

Apakah Anda tahu mengapa Vt sangat rendah tanpa bias? Apakah itu karena masalah kontaminasi? (Logam alkali dan

— sejenisnya

3

Jawaban singkatnya adalah, Anda perlu mempelajari tata letak rangkaian perangkat yang sesuai untuk melihat desainnya, dan dari sini Anda bisa mengetahui sebabnya.

Perasaan saya adalah bahwa desain panggilan untuk berinteraksi dengan 5v TTL, tetapi perangkat itu sendiri tidak berfungsi pada tegangan ini, persis bagaimana fungsinya memerlukan contoh yang sesuai untuk dipelajari.

Ini lebih mudah diucapkan daripada dilakukan, karena saya dapat menemukan sangat sedikit detail di web.

Apa yang saya temukan adalah banyak info tentang 8008, yang mendahului 8080 dalam beberapa tahun, informasi ini termasuk ... skema parsial, yang dapat Anda temukan di sini.

http://www.8008chron.com/Intel_MSC-8_April_1975.pdf

Lihatlah sekeliling sekitar halaman 29 dan 30 (ini adalah nomor halaman pdf, bukan manual yang dipindai tangan) dan bahkan halaman 5 jika Anda ingin melihat bagaimana itu dibuat secara fisik.

Anda dapat menemukan info lebih lanjut di sini.

http://www.8008chron.com/intellecMDS_schematic.pdf

Saya tidak mengharapkan imbalan apa pun untuk ini, karena saya belum secara langsung menjawab pertanyaan itu, tetapi saya harap itu mengarahkan Anda ke jalan yang benar.

— Andy H
sumber