- CPU tidak 'sederhana' oleh imajinasi apa pun. Karena mereka memiliki beberapa miliar transistor, masing-masing akan memiliki beberapa kebocoran kecil saat idle dan harus mengisi dan melepaskan gerbang dan kapasitansi interkoneksi di transistor lain ketika beralih. Ya, masing-masing menarik arus kecil, tetapi ketika Anda mengalikannya dengan jumlah transistor, Anda berakhir dengan jumlah yang sangat besar. 64A sudah menjadi arus rata-rata ... saat beralih, transistor dapat menarik lebih banyak dari rata-rata, dan ini diperhalus oleh kapasitor bypass. Ingatlah bahwa angka 64A Anda berasal dari bekerja mundur dari TDP, menjadikannya benar-benar 64A RMS, dan mungkin ada variasi signifikan di sekitarnya pada banyak skala waktu (variasi selama siklus jam, variasi selama operasi berbeda, variasi antara kondisi tidur, dll. ). Juga, Anda mungkin bisa lolos dengan menjalankan CPU yang dirancang untuk beroperasi pada 3 GHz pada 1,2 volt dan 64 amp pada 1 volt dan 1 amp .... mungkin saja pada 3 MHz. Walaupun pada saat itu Anda kemudian harus khawatir tentang apakah chip tersebut menggunakan logika dinamis yang memiliki frekuensi clock minimum, jadi mungkin Anda harus menjalankannya pada beberapa ratus MHz ke GHz dan menggantinya ke tidur nyenyak secara berkala untuk mendapatkan rata-rata arus bawah. Intinya adalah kekuatan itu = kinerja. Kinerja sebagian besar CPU modern sebenarnya terbatas secara termal. jadi mungkin Anda harus menjalankannya pada beberapa ratus MHz ke GHz dan siklus ke tidur nyenyak secara berkala untuk mendapatkan rata-rata arus turun. Intinya adalah kekuatan itu = kinerja. Kinerja sebagian besar CPU modern sebenarnya terbatas secara termal. jadi mungkin Anda harus menjalankannya pada beberapa ratus MHz ke GHz dan siklus ke tidur nyenyak secara berkala untuk mendapatkan rata-rata arus turun. Intinya adalah kekuatan itu = kinerja. Kinerja sebagian besar CPU modern sebenarnya terbatas secara termal.
- Ini relatif mudah untuk dihitung - , di mana adalah arus, adalah kapasitansi beban, adalah tegangan, adalah faktor aktivitas, dan adalah frekuensi switching. Saya akan melihat apakah saya bisa mendapatkan nomor rata-rata untuk kapasitansi gerbang FinFET dan mengedit. saya= Cv α fsayaCvαf
- Semacam. Semakin cepat kapasitansi gerbang diisi atau dikosongkan, semakin cepat transistor akan beralih. Pengisian lebih cepat membutuhkan kapasitansi yang lebih kecil (ditentukan oleh geometri) atau arus yang lebih besar (ditentukan oleh resistansi interkoneksi dan tegangan suplai). Transistor individu beralih lebih cepat maka berarti mereka dapat beralih lebih sering, yang menghasilkan lebih banyak arus rata-rata (sebanding dengan frekuensi clock).
Sunting: jadi, http://www.synopsys.com/community/universityprogram/documents/article-iitk/25nmtriplegatefinfetswithraisedsourcedrain.pdf memiliki angka untuk gerbang kapasitansi FinFET 25nm. Saya hanya akan menyebutnya 0,1 fF demi menjaga hal-hal sederhana. Rupanya itu bervariasi dengan tegangan bias dan tentu saja akan bervariasi dengan ukuran transistor (transistor berukuran sesuai dengan tujuan mereka di sirkuit, tidak semua transistor akan memiliki ukuran yang sama! Transistor yang lebih besar 'lebih kuat' karena mereka dapat beralih lebih banyak arus, tetapi mereka juga memiliki kapasitansi gerbang yang lebih tinggi dan membutuhkan lebih banyak arus untuk mengemudi).
Mencolokkan 1,25 volt, 0,1 fF, 3 GHz, dan , hasilnya adalah . Lipat gandakan dengan 1 miliar dan Anda mendapatkan 375 A. Itulah arus gerbang rata-rata yang diperlukan (biaya per detik ke kapasitansi gerbang) untuk mengganti 1 miliar transistor ini pada 3 GHz. Itu tidak masuk hitungan 'shoot through,' yang akan terjadi selama pergantian logika CMOS. Ini juga rata-rata, sehingga arus sesaat dapat sangat bervariasi - pikirkan bagaimana arus yang berkurang asimtotik berkurang saat sirkuit RC mengisi daya. Lewati kapasitor pada media, paket, dan papan sirkuit dengan menghaluskan variasi ini. Jelas ini hanyalah angka rata-rata, tetapi tampaknya urutan besarnya tepat. Ini juga tidak mempertimbangkan arus bocor atau muatan yang disimpan dalam parasit lain (mis α = 10,375 μ A
Di sebagian besar perangkat, akan jauh lebih sedikit dari 1 karena banyak transistor akan menganggur pada setiap siklus clock. Ini akan bervariasi tergantung pada fungsi transistor. Sebagai contoh, transistor dalam jaringan distribusi jam akan memiliki karena mereka beralih dua kali pada setiap siklus jam. Untuk sesuatu seperti penghitung biner, LSB akan memiliki 0,5 karena ia beralih sekali per siklus clock, bit berikutnya akan memiliki karena ia beralih setengah sesering, dll. Namun, untuk sesuatu seperti memori cache,αα = 1αα = 0,25αbisa sangat kecil. Ambil cache 1 MB, misalnya. Memori cache 1 MB yang dibangun dengan sel SRT 6T memiliki 48 juta transistor hanya untuk menyimpan data. Ini akan memiliki lebih banyak untuk logika baca dan tulis, demultiplexer, dll. Namun, hanya segelintir yang akan beralih pada siklus jam tertentu. Katakanlah baris cache adalah 128 byte, dan baris baru ditulis pada setiap siklus. Itu 1024 bit. Dengan asumsi konten sel dan data baru bersifat acak, 512 bit diharapkan akan dibalik. Itu 3072 transistor dari 48 juta, atau . Perhatikan bahwa ini hanya untuk larik memori itu sendiri; sirkuit dukungan (decoder, logika baca / tulis, indera perasa, dll.) akan memiliki jauh lebih besarα = 0,000061α. Oleh karena itu mengapa konsumsi daya memori cache biasanya didominasi oleh arus bocor - yaitu BANYAK transistor yang menganggur hanya duduk di sekitar bocor alih-alih beralih.