Saya mencari untuk membangun konverter uang keluaran yang dapat disesuaikan dengan persyaratan berikut:
- Output 1.25-15V
- Masukan 20-24V
- Max 5A saat ini (dengan batasan)
- Riak output maksimum 100mV (lebih disukai tetapi kurang penting)
- Area PCB 50x50mm
Menggunakan LM5085 IC: datasheet , saya yakin saya memiliki desain yang akan berfungsi. Desain yang saya pilih adalah skema "aplikasi tipikal" pada pg1 datasheet, dengan penambahan resistor akal: Saya cukup yakin dengan pilihan nilai untuk komponen hanya dengan mengikuti persamaan di seluruh lembar data (catatan: dan tidak memiliki nilai yang ditunjukkan karena ada untuk kebutuhan setiap proyek di masa depan dengan batasan paket kapasitor yang berbeda).
CATATAN : Saya belum memasukkan perhitungan nilai komponen karena itu bukan ruang lingkup pertanyaan, nilai-nilai tersebut dapat dilihat dalam diagram skematik. Jika karena alasan apa pun mereka diperlukan, saya dapat menyediakan suntingan dengan semua pekerjaan saya.
Pertanyaan pertama saya adalah tentang , seperti yang ditunjukkan dalam contoh desain pada halaman 18-19 dari lembar data, offset pembanding batas saat ini dan toleransi wastafel pin ADJ dapat menyebabkan nilai batas aktual aktual berada di suatu tempat dalam kisaran yang cukup besar. Apakah ada masalah jika saya pergi sebagai sirkuit terbuka, pasang beban keluaran yang akan menarik ~ 6A, lalu selaraskan nilai trimpot sampai saat ini terbatas pada 5A?
Sisa pertanyaan saya adalah tentang tata letak papan. Ini adalah PCB pertama saya dengan frekuensi lebih tinggi dan arus lebih besar jadi saya berharap akan banyak belajar. Menggunakan contoh tata letak pada hal23, panduan ini , serta pertanyaan lain yang diposting tentang perutean dengan frekuensi tinggi, arus tinggi, dan perutean di sekitar induktor Saya memiliki pemahaman ini:
- Harus meminimalkan loop1:
- Harus meminimalkan loop2:
- Koneksi dari untuk pin ISEN harus koneksi kelvin
- Hindari semua jejak dan tuangkan yang berjalan di bawah induktor jika memungkinkan untuk meminimalkan kebisingan / arus yang diinduksi
- Jejak pembawa arus tinggi harus tebal dan pendek
- Jauhkan umpan balik dari induktor dan jejak bising lainnya
- Hindari penggunaan vias sedapat mungkin untuk sinyal switching yang tinggi
Dengan semua ini dalam pikiran, upaya pertama saya ditunjukkan di bawah ini. Perlu dicatat bahwa frekuensi switching maksimum (terjadi pada) kira-kira 420kHz. Untuk referensi ketebalan jejak adalah: N $ 6 adalah 1,68mm (kemungkinan akan dibuat lebih tebal karena ada banyak ruang), VOUT pergi ke terminal output J4 adalah 3mm, dan jejak sinyal kecil 0,254mm. Menggunakan kalkulator lebar jejak online memberikan kenaikan suhu ~ 23C pada jejak 1.68mm.
Ini bukan desain terbaru, ini dibiarkan di sini untuk bercerita, lihat EDIT Menampilkan ukuran loop:
Kekhawatiran utama yang saya miliki adalah:
- Apakah ketebalan jejak ini di ballpark kanan?
- Saya telah meminimalkan loop sebaik mungkin tetapi jika itu adalah pekerjaan yang buruk, beri tahu saya
- Dua vias di bawah LM 5085 diperlukan untuk menghubungkan terminal input J3 ke lapisan atas GND pour. Satu-satunya cara saya melihat untuk menghindari ini adalah sebagai gantinya menggunakan vias pada jejak FB (datang dari CFF ke LM5085) untuk memungkinkan jejak lapisan atas untuk menjalankan dari J3 ke bidang tanah lapisan atas. Saya belum memilih untuk itu dalam tata letak saat ini karena diperlukan bahwa jejak FB perlu dijauhkan dari kebisingan, Gambar 7-c pada panduan tata letak tersebut di sini namun apakah menggunakan vias jadi mungkin ini kemungkinan? Apa yang harus menjadi prioritas saya di sini? koneksi FB langsung pada satu lapisan atau menghubungkan ground ke terminal input tanpa vias?
- Sinyal gerbang juga mengandung 2 vias untuk memungkinkan bidang tanah mencapai kapasitor input dan dioda, alternatifnya adalah menjadikannya hanya sebagai jejak lapisan atas dan menggunakan via untuk menghubungkan kapasitor ke lapisan bawah tuang GND. Apa yang lebih buruk untuk kinerja di sini? menghubungkan tutup input ke GND melalui / s atau memiliki dua vias pada sinyal yang beroperasi pada 420kHz?
- Jika ada hal lain yang saya abaikan atau hanya bisa diperbaiki?
Saya tahu ini adalah baca agak panjang jadi terima kasih banyak atas bantuan dan saran, saya akan memposting hasil ketika uang selesai dan diuji!
EDIT 1
Setelah melihat tata letak papan evaluasi yang ditautkan, saya telah memperbaikinya, mencoba hanya melakukan penyesuaian yang diperlukan: Diagram skematis asli telah diperbarui ke pengaturan baru, saya sekarang menggunakan konfigurasi "pengurangan tingkat riak".
Perubahan Komponen:
- sekarang keramik
- Induktor sekarang SMD dan ukuran paket lebih kecil
- Trimpot usang yang dihapuskan ()
- Nilai untuk diubah, sekarang termasuk topi pintas
- Mengubah paket Q1 ke to220 untuk memungkinkan heatsink yang lebih baik (dibagikan oleh D1)
Mengatasi @Ali Chen Re: "apa tujuan dari desain ini? Untuk 1.25V akan ada optimum yang sangat berbeda daripada untuk output 15V"
Tujuannya adalah untuk membangun SMPS yang dapat beroperasi mirip dengan pasokan benchtop, tetapi dapat dilampirkan dalam proyek yang lebih besar. Anda benar bahwa rangkaian nilai komponen yang paling optimal akan berbeda untuk keluaran yang berbeda tetapi untuk tujuan saya itu sudah cukup bahwa proyek bekerja, memperoleh efisiensi maksimum / riak keluaran min, dll. Bukan prioritas saya.
Garis pemikiran saya untuk nilai-nilai komponen (dan tolong perbaiki saya jika ini salah) telah menggunakan excel untuk memberikan angka-angka penting pada kisaran output 1,25-15V ( dll.) kemudian membandingkannya dengan persyaratan regulator (mis ) untuk menemukan nilai komponen yang akan bekerja untuk semua output.
Saya akan menyambut umpan balik tentang desain baru ini, kekhawatiran baru saya adalah:
- Apakah koneksi kelvin aktif dapat diterima?
- Termal vs tanpa termal? tata letak di papan evaluasi tidak menggunakan termal, saya telah menggunakannya untuk sebagian besar koneksi. Apakah ini akan baik-baik saja selama kombinasi semua jejak yang masuk ke pad dapat menangani arus?
- Ada pemikiran lain?
EDIT 2
Mengambil saran dari @winny, saya telah mengurangi ukuran tata letak dengan memasang D1 dan Q1 kembali ke belakang. Disarankan juga untuk memindahkan Cin lebih dekat ke Q1, jadi saya sudah mencoba ini. Cin1 adalah posisi asli elektrolit yang diatur oleh tata letak papan evaluasi . Cin4 adalah upaya saya untuk bergerak lebih dekat, apakah ini posisi yang lebih baik untuk itu? Atau terminal daratnya sekarang terletak terlalu jauh dari loop? Terakhir, efektivitas penggunaan elektro pada frekuensi hingga 420kHz dipertanyakan. Papan ini memiliki output 1.25-15V yang berarti frekuensinya akan benar-benar berada di kisaran 40-420kHz, jadi saya mengharapkan elektro membantu mengurangi riak pada output yang lebih rendah. (Juga mempertimbangkan untuk menyesuaikan rentang frekuensi hingga 20-200kHz)