Bisakah Anda menempatkan vias di dalam tapak QFN?

Saya merancang PCB yang sangat padat yang berisi chip QFN pitch 0.4mm. Di beberapa bagian terbukti sangat sulit untuk menyebar. Itu menjadi semakin sulit oleh panel termal besar yang dimiliki semua QFN karena alasan tertentu.

Masuk akal untuk menempatkan vias kecil 0,45mm OD, 0,2mm ID antara bantalan tanah dan bantalan termal, seperti ini? masukkan deskripsi gambar di sini

Saya tidak bisa memikirkan alasan yang bagus mengapa tidak: mereka dilapisi dengan solder, dan ukuran serta jarak bebasnya sesuai spesifikasi untuk toko PCB kami. Tapi saya rasa saya belum pernah melihat orang melakukan ini sebelumnya.

Menambahkan

Saya hanya ingin menambahkan beberapa foto untuk orang-orang yang tertarik dengan vias kecil ini. Ini dua dari papan yang kami buat baru-baru ini. Beberapa latihan menggedor, dan beberapa sedikit tidak aktif. 0.2mm melalui lubang

— Roket
sumber

Jawaban:

Jika kelonggaran tersebut sesuai untuk toko Anda, Anda menggunakan toko yang sangat canggih. Registrasi latihan, khususnya, harus sangat bagus.

Biasanya, bantalan di sekitar via hanya cukup besar sehingga jika lubang bor berada di tengah (hingga batas toleransinya), lubang tidak akan pecah lebih dari x% dari perimeter bantalan.

Jika itu yang Anda lakukan di sini, saya curiga Anda memiliki masalah potensial. Jika lubang bor meledak ke arah bantalan QFN cukup untuk keluar dari bantalan melalui, itu tidak akan memiliki topeng solder di antara itu dan pad QFN. Kemudian, ketika Anda meletakkan pasta solder dan merapikan kembali bagian QFN, mungkin bagi semua solder untuk dihisap melalui, meninggalkan Anda tanpa koneksi (atau koneksi yang sangat cerdik) ke bagian QFN.

Jika bantalan melalui Anda sebenarnya terlalu besar sehingga tidak ada risiko lubang melalui berada di luar area topeng solder, maka Anda bisa baik-baik saja. Tapi itu mungkin masih membutuhkan toleransi bor yang sangat ketat. Jika ini satu kali, tidak ada masalah. Jika Anda ingin membawa ini ke produksi, pertama pastikan toko produksi Anda dapat memenuhi toleransi yang sama dengan harga yang Anda bayarkan untuk papan ini.

Alternatif lain adalah melakukan "via-in-pad, disepuh" (VIPPO). Itu menempatkan via via di pad, kemudian dengan sengaja mengisinya dengan solder atau semacam polimer agar tidak menyedot solder dari sambungan dengan bagian. Tapi saya tidak yakin apakah Anda bisa melakukannya dengan pad yang sangat kecil seperti yang Anda gambar di sini.

— Foton
sumber

Saya setuju itu toleransi yang sangat ketat, tetapi mereka tampaknya menawarkannya sebagai standar. Saya sudah pernah membuat papan dengan vias-vias ini sebelumnya, dan tampaknya sudah keluar dengan baik.

— Rocketmagnet

Poin bagus tentang toleransi latihan. Jika saya memindahkan via dengan 0,05mm, saya bisa mendapatkannya cukup jauh dari pad sehingga ini tidak akan terjadi, dan itu masih di dalam topeng solder di sisi pad termal.

— Rocketmagnet

Trik lain yang saya gunakan adalah untuk sempoyongan vias di luar. Anda dapat membuat bor sedikit lebih besar juga. Pada dasarnya pin pertama memiliki via pergi dari IC jarak yang Anda miliki sekarang. Pin berikutnya keluar beberapa mil lebih jauh sebelum menuju via. pin ketiga cocok dengan yang pertama, begitu seterusnya. Ini mungkin tidak berfungsi dalam situasi Anda, saya tidak ingin membaca matematika untuk komentar ini.

— Kris Bahnsen

@ Rocketagnet: Itu pada dasarnya 8/18 vias. Saya menggunakannya di papan baru-baru ini dengan biaya besar. Apa produsen?

— darron

pcbtrain.co.uk/schematic/pcb-train-technical-capability

— Rocketmagnet

Ada beberapa paket QFN yang mengerikan (DQFN) dengan dua baris bantalan di mana Anda benar-benar harus melakukan ini, jadi saya dapat mengonfirmasi bahwa itu mungkin. @The Photon membahas semua bahaya melakukan ini lebih baik daripada yang saya bisa.

Catatan aplikasi ini memiliki beberapa pedoman umum yang baik.

Untuk referensi, inilah gambar DQFN-124 yang sedang saya kerjakan saat ini:
masukkan deskripsi gambar di sini
Satu-satunya rahmat menyelamatkan DQFN adalah bahwa panel termal jauh lebih kecil, sehingga Anda memiliki sedikit ruang bernapas untuk vias. Sinyal vias dalam gambar adalah bor 10 mil dengan jejak 8 mil - lebih besar dan menjadi sangat sulit untuk lepas dari semua pin. Pesawat ground dan daya khusus (tidak diperlihatkan, papan 4-lapisan) juga hampir wajib.

— Joe Baker
sumber

Saya memindahkan gambar di pos Anda ke gambar sebaris (ini menarik!), Dan memindahkan tautan ke catatan aplikasi.

— Connor Wolf

Hah. Jika mereka dapat membuat panel termal lebih kecil untuk DQFN, mengapa mereka tidak bisa melakukannya untuk QFN?

— Rocketmagnet

Ya Tuhan, bagian siapa itu?

— akohlsmith

@AndrewKohlsmith Ini adalah prosesor XMOS dual core . Jika saya harus menggambarkannya dalam satu kalimat, saya akan pergi dengan "mikrokontroler dan FPGA punya bayi". Ini adalah perangkat keras yang sangat rapi, tapi saya akan menjadi peserta yang jauh lebih bahagia akhir tahun ini ketika mereka merilis varian dual core generasi berikutnya dalam paket BGA yang tepat.

— Joe Baker

@JoeBaker - Saya yakin bahwa sebagian besar perangkat dalam paket QFN tidak perlu pad termal untuk menjadi yang besar, sebagaimana dibuktikan oleh fakta bahwa ketika mereka berada di paket TQFP, mereka bisa lolos dengan tidak ada pad termal sama sekali.

— Rocketmagnet