Lewati tutup pada papan RF: mengapa ada tiga tutup ukuran yang berbeda secara paralel?

Lihatlah papan evaluasi ini untuk mendapatkan gain RF ( datasheet ) variabel :

J5-J10 dimaksudkan untuk terhubung ke daya DC (dengan pengecualian J6, yang merupakan tegangan kontrol analog DC). Semua lini ini memiliki tiga kapasitor secara paralel. Ambil jejak yang terhubung ke J10, misalnya. Di perjalanan Anda dari J10 ke pin pada chip, Anda melewati tiga kapasitor ini:

Kapasitor 2,2 μF dalam paket besar (disebut "CASE A" dalam lembar data)
Kapasitor 1000 pF dalam paket 0603
Kapasitor 100 pF dalam paket 0402

Mengapa tiga tutup paralel digunakan alih-alih satu tutup 3,3 μF? Mengapa mereka semua memiliki ukuran paket yang berbeda? Apakah urutannya penting (yaitu, apakah kapasitor dengan nilai terkecil lebih dekat dengan chip?

amplifier rf bypass-capacitor

— Mahkoe
sumber

Jawaban:

Mengingat tipe dieletric, semakin kecil kapasitor, biasanya lebih sedikit induktansi parasit yang dimilikinya (respons yang lebih baik pada frekuensi yang lebih tinggi), tetapi juga kapasitansi yang lebih kecil. Anda dapat mencampur ukuran, nilai, dan jenis kapasitor untuk mencapai respons yang diperlukan yang lebih luas dari apa yang dapat disediakan oleh satu. Ini bukan hanya tentang nilai kapasitansi.

Gambar-gambar ini merangkumnya dengan cukup baik:

Dari " EEVblog # 859 - Bypass Capacitor Tutorial ".

Dan

Dari " Intersil - Memilih dan Menggunakan Bypass Capacitors - AN1325 "

Dari " TI - Panduan Tata Letak Berkecepatan Tinggi "

— Wesley Lee
sumber

Dave sangat senang Anda menjawab pertanyaan ini. Saya juga

— Mahkoe

Saya mempostingnya sebagai komentar tetapi saya benar-benar harus menambahkan sebagai jawaban untuk menggunakan bingkai itu. : D

— Wesley Lee

Apakah kapasitor plot terakhir ("Gambar 11") benar-benar memiliki impedansi minimum minus 2 Ohm ?!

— Fritz

@ Fritz, karena plot memiliki bentuk plot log-log standar, mungkin saja sumbu Y salah label. Dugaan saya adalah BUKAN "Impedansi [Ohm]", tetapi dB sebagai gantinya.

— Brock Adams

Masing-masing kapasitor memiliki ESL / ESR yang lebih rendah pada frekuensi yang berbeda. Dalam aplikasi standar seseorang akan memilih kapasitor untuk memiliki ESL / ESR terendah pada frekuensi fluktuasi saluran listrik yang diharapkan. Namun, dalam sistem di mana terdapat rentang frekuensi di mana saluran listrik dapat berfluktuasi, perancang dapat memilih beberapa kapasitor untuk "menutupi" rentang frekuensi yang berbeda. Ini hanya cara untuk meminimalkan ESL / ESR dari kapasitor bypass pada berbagai frekuensi, sehingga memaksimalkan efektivitasnya.

— DerStrom8
sumber

Apakah ini berarti bahwa urutan tutup dalam perjalanan ke chip dari sumber DC tidak penting?

— Mahkoe

Sangat penting, Anda ingin menyimpan yang lebih kecil sedekat mungkin dengan IC yang diaktifkan. Tidak ada gunanya memilih tutup ESL rendah jika Anda menambahkan kembali induktansi dengan jejak. Bukan hanya jarak, tetapi tata letak juga sangat penting.

— Wesley Lee

Wesley benar, tutup yang lebih kecil pasti harus ditempatkan lebih dekat ke perangkat karena paling rentan terhadap perubahan menit dalam induktansi tambahan karena jejak. Semua kapasitor harus dipasang sedekat mungkin dengan pin daya IC. Juga pastikan bahwa jejak daya terhubung sedemikian rupa untuk "menekan" kapasitor terlebih dahulu, sebelum pergi ke IC. Ini berarti bahwa Anda tidak boleh hanya memiliki, misalnya, via ke pesawat daya internal yang menghubungkan ke kapasitor, dan lainnya melalui menghubungkan pesawat langsung ke bantalan IC. Ini membuat tutup bypass tidak berguna.

— DerStrom8

Peredam bisa jadi penting. Masukkan 1 Ohm resistor antara 3.3uF lokal dan tutup yang lebih kecil berikutnya.

— analogsystemsrf

@analogsystemsrf Saya belum pernah melihat itu dilakukan. Bisakah Anda memberikan sumbernya?

— DerStrom8