Di mana penipisan transistor PMOS?

Di sekolah, saya diajari tentang transistor PMOS dan NMOS, dan tentang transistor peningkatan dan penipisan mode. Inilah versi singkat dari apa yang saya mengerti:

Peningkatan berarti bahwa saluran biasanya tertutup. Deplesi berarti saluran terbuka secara normal.

NMOS berarti saluran itu terbuat dari elektron bebas. PMOS berarti saluran dibuat dari lubang bebas.

Peningkatan NMOS: tegangan gerbang positif menarik elektron, membuka saluran.
Perangkat tambahan PMOS: tegangan gerbang negatif menarik lubang, membuka saluran.
Deplesi NMOS: tegangan negatif gerbang mengusir elektron, menutup saluran.
Deplesi PMOS: voltase gerbang positif mengusir lubang, menutup saluran.

Sudah enam tahun sejak saya mulai melakukan pekerjaan desain untuk mencari nafkah, dan setidaknya pada satu kesempatan saya ingin (atau setidaknya berpikir saya ingin) sebuah transistor PMOS yang menipis. Sepertinya ide yang bagus untuk sirkuit bootstrap untuk catu daya, misalnya. Namun sepertinya tidak ada perangkat seperti itu.

Mengapa tidak ada penipisan transistor PMOS? Apakah pemahaman saya tentang mereka salah? Apakah itu tidak berguna? Tidak mungkin dibangun? Jadi mahal untuk dibangun sehingga kombinasi yang lebih murah dari transistor lain lebih disukai? Atau mereka di luar sana dan aku tidak tahu harus mencarinya ke mana?

Wiki mengatakan ...

Dalam MOSFET mode deplesi, perangkat normalnya AKTIF pada tegangan gerbang nol sumber. Perangkat semacam itu digunakan sebagai beban "resistor" di sirkuit logika (dalam logika NMOS deplesi-beban, misalnya). Untuk perangkat tipe N-deplesi-load, tegangan ambang mungkin sekitar –3 V, sehingga bisa dimatikan dengan menarik gerbang 3 V negatif (drain, sebagai perbandingan, lebih positif dari sumber di NMOS). Dalam PMOS, polaritas dibalik.

Jadi untuk PMOS mode penipisan biasanya ON pada volt Nol tetapi Anda perlu 3V atau lebih di gerbang lebih tinggi dari tegangan suplai untuk mematikan. Di mana Anda mendapatkan tegangan itu? Saya pikir, itu sebabnya tidak biasa.

Dalam praktiknya sekarang kita menyebutnya sakelar Sisi Tinggi atau sakelar Sisi Rendah untuk MOSFET daya. Mereka memilih untuk tidak menggabungkan peningkatan dan penurunan mode dalam chip yang sama karena biaya pemrosesan hampir dua kali lipat. Paten ini mendefinisikan beberapa inovasi dan desain fisik yang lebih baik. daripada yang bisa kuingat. http://www.google.com/patents/US20100044796

Mungkin saja apa yang Anda sarankan dan kinerja adalah masalah utama. Namun ketika turun ke ESR rendah, MOSFET seperti sakelar yang dikontrol tegangan dengan ESR berubah pada berbagai tegangan DC tidak seperti transistor bipolar yang 0,6 hingga <2V untuk puncak maks dalam beberapa kasus. Juga untuk MOSFET, konstruktif untuk menganggapnya memiliki gain impedansi 50 hingga 100 ketika melihat beban dan ESR sumber. Jadi pertimbangkan Anda membutuhkan sumber 100 ohm untuk menggerakkan 1 ohm MOSFET dan sumber 10 ohm untuk menggerakkan 10 mΩ MOSFET jika Anda menggunakan 100: 1, Konservatif adalah 50: 1. Ini HANYA penting selama periode transisi sakelar, bukan arus gerbang kondisi tunak.

Sedangkan bipolar hFE turun drastis sehingga Anda menganggap hFe 10 hingga 20 bagus saat jenuh untuk sakelar daya.

Juga pertimbangkan bahwa MOSFET sebagai sakelar kendali muatan selama transisi, jadi Anda ingin muatan besar tersedia untuk menggerakkan kapasitansi dan beban gerbang yang dipantulkan ke gerbang dengan penggerak gerbang ESR rendah, jika Anda melakukan transisi cepat dan menghindari dering pergantian atau jembatan menyeberang celana pendek. Tetapi itu tergantung pada kebutuhan desain.

Harapan yang tidak terlalu banyak info dan paten menjelaskan cara kerjanya untuk semua mode penipisan dan peningkatan tipe PN dalam hal fisika perangkat.