Saya punya pertanyaan tentang PLL. Tujuan PLL adalah untuk mendapatkan dua sinyal dengan frekuensi yang sama (bisa ada pergeseran fase, seperti yang saya mengerti). Jadi, dalam hal ini, mengapa Anda menggunakan detektor fase untuk membandingkan fase, dan TIDAK hanya membandingkan frekuensi?
Terima kasih
Jawaban:
Dalam kebanyakan kasus, cara terbaik untuk mengetahui apakah frekuensi gelombang umpan balik cocok dengan frekuensi gelombang referensi adalah dengan mengamati apakah kedua gelombang mempertahankan hubungan fase tetap. Jika frekuensi gelombang umpan balik sedikit lebih tinggi daripada gelombang referensi, fase akan mengarah pada bentuk gelombang referensi dengan jumlah yang meningkat setiap siklus. Demikian juga jika frekuensinya lebih rendah dari referensi, fase akan tertinggal setiap siklus. Jika bentuk gelombang referensi cukup stabil, mencoba mempertahankan kunci fase akan menghasilkan kunci frekuensi yang sangat stabil.
Ada saat-saat ketika mempertahankan kunci fase sulit atau kontra-produktif, seperti jika seseorang perlu menghasilkan frekuensi stabil yang rata-rata jangka panjangnya cocok dengan referensi "warbling". Dalam hal itu, fakta bahwa loop yang dikunci frekuensi tidak akan melacak frekuensi referensi seketat loop yang terkunci fase tidak akan merugikan, karena seluruh tujuan loop dalam kasus itu adalah untuk menghindari warbling. dalam referensi diteruskan ke output. Namun, secara umum, respons yang lebih ketat dari loop yang dikunci fase lebih disukai daripada respons yang lebih longgar dari loop yang terkunci frekuensi.
Dari sudut pandang yang lebih teoretis, frekuensi adalah turunan waktu dari fase. Secara ekuivalen, fase adalah integral waktu dari frekuensi. Jadi, ketika detektor fase digunakan untuk mengontrol frekuensi melalui VCO, ada integrasi di sekitar loop. Atau, secara kasar, efek penyaringan low-pass.
Seperti yang ditunjukkan oleh supercat, keuntungan yang didapat adalah penolakan "warbling" atau bahkan gangguan dalam referensi.
Bertahun-tahun yang lalu, dengan BEE yang baru dicetak, saya menggunakan PLL untuk memecahkan masalah di mana gangguan pada jam backplane, karena, misalnya, kartu plugging panas, (ini adalah pembawa loop digital), menyebabkan kartu yang sangat sensitif untuk "mengunci", menghentikan semua panggilan aktif yang sedang berlangsung. PLL menolak gangguan, menghasilkan jam yang stabil untuk kartu garis, yang, rata-rata, frekuensi dikunci ke jam backplane.
Saya pikir alasan utama adalah bahwa fase dapat diukur secara instan dalam waktu yang hampir nol, sedangkan frekuensi seperti pada detektor fase Tipe II dibangun ke banyak perpustakaan PLL dan chip PLL membutuhkan setidaknya satu siklus clock. dan jika menggunakan data, frekuensi sinyal mungkin tidak mudah untuk diekstraksi. Juga adanya gangguan menyebabkan kesalahan.
Kenyataannya adalah bahwa deteksi F memberikan waktu penangkapan yang lebih cepat karena kurangnya umpan balik positif ketika sebuah siklus melompati menjadi umpan balik positif untuk detektor fase Tipe I seperti gerbang OR eksklusif atau mixer fase multipel dioda atau transistor. tetapi ini lebih kebal terhadap gangguan dan mengabaikan transisi yang salah.
Detektor sensitif tepi baik hitungan fasa atau siklus atau deteksi frekuensi tidak kebal terhadap gangguan dan tidak cocok untuk sinyal input berisik tetapi sangat berguna untuk penskalaan frekuensi PLL dengan kesalahan frekuensi input jangkauan luas untuk sintesis jam di mana detektor fase analog atau Type I memiliki lebih banyak kesulitan dalam jangkauan tangkapan luas tanpa meningkatkan bandwidth dan penguatan loop.
PLL favorit saya adalah untuk menangkap data yang berisik pada TV vertical blanking interval (VBI) yang tidak digunakan. Data ini sederhana 4Mb / s NRZ untuk satu baris data setiap bidang. atau 1/120 detik untuk NTSC. VCXO dikonversi menjadi sinyal gigi gergaji dan data adalah siaran analog di mana noise dapat hadir. Data disaring untuk dinaikkan cosinus untuk menghilangkan ISI dan dibedakan menjadi pulsa satu tembakan yang akan mengambil sampel fase sinyal Sawtooth dan kemudian tahan sampai transisi bit berikutnya. Itu cukup stabil untuk tetap sinkron dari satu bidang ke bidang lain tetapi bisa memperbaiki kesalahan fase dalam 1%. Kami menggunakannya untuk secara siklis menyiarkan game yang dapat dieksekusi untuk TRS-80's VIC-20's di awal 80-an sehingga tampaknya menjadi modem 2 arah yang hanya server yang mengirim semua game untuk dipilih dengan cepat (file kecil saat itu)
Sinyal detektor fase menggunakan sirkuit S&H selalu menghasilkan sinyal kesalahan yang merupakan duplikat dari sinyal yang diambil sampelnya ... dalam kasus saya sinyal Sawtooth yang tajam. Pada kesalahan fase nol. tepi data berbaris dengan bagian tengah Gigi Gergaji.
Dari sudut pandang matematika, detektor fase tidak membandingkan fase sinyal. Biasanya detektor fase menghasilkan fungsi non-linear (mis. Sin, gigi gergaji, sekelompok pulsa) yang dalam beberapa perkiraan hanya bergantung pada perbedaan fase antara dua sinyal. Dinamika non-linear yang rumit dari sistem lubang (VCO + detektor fase + filter) memaksa loop terkunci-fase untuk menyinkronkan frekuensi VCO ke frekuensi input. Modifikasi PLL yang berbeda digunakan untuk meningkatkan karakteristik kinerja ( Hold-in, pull-in, dan lock-in range dari sirkuit berbasis PLL: definisi matematika yang ketat dan keterbatasan teori klasik.) untuk menyinkronkan frekuensi lebih cepat dan dengan cara yang lebih kuat. Salah satu detektor fase yang paling populer adalah Phase Frequecny Detector (PFD) yang dirancang untuk menggunakan perbedaan frekuensi dari sinyal untuk meningkatkan karakteristik ini. Tinjauan matematis yang baik dari model PLL analog diberikan dalam Fase-Terkunci loop: model nonlinear dan keterbatasan teori klasik