Saya baru saja belajar bahwa inverter CMOS digital dapat dikonfigurasikan untuk melakukan fungsi analog (terutama osilator dan amplifier). Namun, banyak contoh cenderung mendukung perangkat seri CD4000 lama. Selain itu, catatan aplikasi ini menyebutkan dalam Bagian 3 bahwa penggunaan inverter buffered dapat menyebabkan masalah stabilitas.

1. Keluarga logika mana yang dapat dikonfigurasi secara andal untuk melakukan operasi linear? Keluarga mana yang harus dihindari?
2. Apakah sirkuit perlindungan "khusus" seperti I / O toleran 5V untuk AHC dan LVC menyebabkan masalah stabilitas tambahan atau mencegah operasi linier?
3. Apa yang akan terjadi jika saya mencoba membangun rangkaian linear menggunakan perangkat yang kompatibel dengan TTL (HCT, ACT, AHCT)?
4. Apakah dianggap praktik buruk untuk menggunakan IC digital di wilayah liniernya?

Semua keluarga logika suka menggunakan buffered inverter, karena mereka lebih dapat diandalkan dan menggunakan lebih sedikit daya dalam aplikasi digital. Namun, inverter yang tidak disadap berguna untuk membangun osilator kristal, sehingga mereka ada di banyak keluarga; cari 74xx1GU04.

I / O 5-toleran V tidak memiliki dioda perlindungan ESD ke VCC, sehingga cenderung memiliki kapasitansi yang lebih rendah, dan mendistorsi sinyal lebih sedikit jika melebihi VCC.

Input yang kompatibel dengan TTL memiliki ambang switching yang lebih rendah, sehingga tidak lagi simetris antara VCC dan ground.

Gerbang yang tidak dibangun dimaksudkan untuk digunakan dalam sirkuit linier; gerbang buffer tidak mungkin bekerja sama sekali.

Catatan aplikasi lain yang berguna: Memahami (tidak) karakteristik CD4xxx buffered .

Anda harus ingat gerbang logika seperti inverter benar-benar hanya rangkaian analog sederhana, pembanding, yang dirancang untuk bekerja dengan baik dengan sinyal input analog yang pada dasarnya memiliki dua keadaan stabil, tinggi dan rendah.

Dengan demikian, sama seperti Anda dapat menggunakan op-amp sebagai perangkat logika, perangkat logika sederhana juga dapat digunakan dalam peran analog.

Inverter khususnya mengisi peran ini dengan baik, karena apa yang sebenarnya Anda miliki adalah pembanding / op-amp sederhana dengan pin negatif yang terpapar sebagai input dan pin positif pada dasarnya "terhubung" ke setengah rel. (Atau titik lain untuk TTL dll.) Karena mereka mengekspos pin negatif, Anda dapat menggunakan loop umpan balik negatif dengan cara yang sama Anda lakukan dengan op-amp. Logika non pembalik kurang bermanfaat.

Seberapa baik mereka bekerja dalam peran analog tentu saja tergantung pada sifat gerbang tertentu. Perangkat yang lebih tua adalah transistor serasi yang sangat sederhana, variasi buffered memiliki lebih banyak internal yang membuatnya kurang linier.

Namun demikian, perangkat logika memiliki kecenderungan untuk membuka sirkuit, atau lebih buruk, menembak, ketika sinyal berada di antara level logika sehingga menggunakannya sebagai penguat sederhana untuk sinyal frekuensi rendah bukanlah ide yang bagus.

Namun menggunakannya sebagai bagian dari sirkuit tunda, atau sebagai pengemudi di osilator, mereka bekerja dengan baik terutama jika gerbang adalah Pemicu Schmitt dengan itu dibangun dalam histeresis.

Saya terlambat ingin menambahkan beberapa poin yang tidak diuraikan oleh orang lain.

Meskipun biasanya menggunakan gerbang yang tidak dibangun sebagai penguat linier, ada beberapa kelemahan yang harus diingat.

Mungkin yang paling penting, parameternya tidak ditentukan dengan baik. Sementara lembar data penguat memiliki banyak informasi tentang properti penguat, Anda biasanya akan menemukan sangat sedikit informasi seperti itu dalam lembar data perangkat logika. Selain itu, ada toleransi besar dan variabilitas terhadap kondisi operasi (tegangan operasi, suhu, ...). Karenanya, Anda mungkin hanya ingin menggunakan perangkat tersebut di sirkuit yang dapat mentolerir variasi besar tersebut.

Unbuffered inverter tersedia dalam berbagai keluarga logika CMOS yang berbeda, mulai dengan seri 4000 lama pada ujung yang lambat, hingga kisaran LVC yang cukup cepat. Properti mereka sangat berbeda. Anda ingin melihat dari dekat konsumsi daya pada khususnya, karena penarikan daya cenderung maksimum ketika tegangan input antara-tinggi antara rendah dan tinggi, di mana kedua transistor melakukan secara bersamaan. Ini akan sangat tergantung pada tegangan operasi juga. Semakin buruk semakin cepat dan lebih tinggi keluaran drive keluarga logika. Inilah sebabnya mengapa seri 4000 cukup jinak, sedangkan logika tipe LVC jauh lebih sulit untuk dihadapi.

Bergantung pada kelompok logika, mungkin ada waktu naik / turun sinyal maksimum yang ditentukan, yang menunjukkan bahwa level input tidak seharusnya tetap di antara tinggi dan rendah untuk waktu yang lama. Jika Anda melanggar ini, Anda tidak hanya mendapatkan konsumsi daya tinggi, Anda juga dapat mengalami masalah stabilitas. Bahkan mungkin mempengaruhi keandalan rangkaian, karena panas yang dihasilkan pada sepasang transistor yang cukup kecil. Catatan aplikasi TI SCBA004 banyak bicara tentang ini.

Intinya adalah: Anda dapat menggunakan perangkat tersebut untuk aplikasi linier jika Anda mengetahui keterbatasan yang serius. Harga rendah mereka mungkin menarik, tetapi kelemahan yang datang dengan rangkaian sederhana sangat besar.

IC digital yang dioperasikan di wilayah 'linier' mereka mungkin tidak begitu linier. Beberapa dekade yang lalu saya mendesain produk menggunakan chip inverter CD4xxx di osilator cincin. Pabrikan mengganti bagian digital "modern" (IIRC HCT), yang mengalami tembak-menembak ketika dioperasikan dalam rentang 'liniernya' (transistor output pull-up dan pull-down dihidupkan pada saat yang sama). Tak perlu dikatakan, chip menjadi panas ;-)

Jadi, untuk menjawab pertanyaan Anda, biasanya bentuk buruk menggunakan IC digital sebagai perangkat linier kecuali dalam keadaan yang sangat jarang!

Solusi CMOS goto saya

• Semua Logic I / O's memiliki karakteristik Analog di wilayah linier antara Vdd & Vss.

• Setiap keluarga Logika dapat digunakan, mengingat pemahaman bahwa penguat linier umpan balik negatif harus memiliki margin fasa yang baik pada gain kesatuan dan sensitivitas terhadap Vdd dan pemasok.

- Ditambahkan

• 74HCT atau 74xxT apa pun adalah ambang input TTL yang kompatibel pada 1.5V dan bukan Vdd / 2 yang merupakan hal yang sama ketika Anda mendapatkan Vdd = 3V. Dengan biasing sendiri dengan umpan balik R negatif, siklus tugas keluaran akan bergeser berusaha mencapai 1,5Vdc pada input, jadi tergantung pada level sinyal yang dapat memicu dioda penjepit ESD ke ground

• Tidak semua orang akan berhasil pada kali pertama, seperti dalam desain Linear dan RF tanpa kesadaran penuh tentang impedansi rangkaian, suplai dan tata letak, inverter buffered CMOS yang murah dan kotor memiliki produk bandwidth gain luar biasa> 150MHz dengan> gain 60dB untuk uang per inverter.

Bias sendiri sepele ketika input AC digabungkan, tetapi pilihan inverter buffered meningkatkan tantangan teknis. Sensitivitas terhadap osilasi meningkat, ketika gain loop tertutup jauh lebih rendah daripada gain loop terbuka karena tidak dikompensasi secara internal seperti Op Amps (OA).

• Inverter yang disangga diperlakukan lebih seperti amplifier video dengan gain tinggi daripada OA.

Gain loop terbuka untuk inverter 1-tahap atau unbuffered (UB) adalah 20dB minimum dan> 60dB untuk tahap buffered (B) 3. Saat menggunakan Zf / Zs, untuk umpan balik negatif, AC harus memasangkan input dan output seperti pada satu pasokan CMOS Op Amp. Zf biasanya dipilih dengan resistansi tinggi untuk biasing DC arus rendah input sendiri tetapi terlalu tinggi akan menghasilkan waktu pergantian lambat untuk tegangan input menetap ke Vdd / 2 dari R2C1.

^{mensimulasikan rangkaian ini - Skema dibuat menggunakan CircuitLab}

Inverter buffered (B) memiliki 3 kali gain linear dB unbuffered (UB) sehingga penguat video memiliki perilaku yang menarik jika Anda memerlukan gain 60dB dengan Zout dari impedansi driver 20 hingga 500 Ohms. Di mana Zout = RdsOn = Vol / Iol @ ~ x mA

Detail lainnya

Mengingat sejarah logika CMOS sejak 1970, ada puluhan awalan standar keluarga seperti {4xxx, 'HCxxx &' ALCxx}. Semua karakteristik analog tidak ditentukan secara langsung dalam lembar data, seperti RdsOn, Ciss dan Coss, tetapi kita tahu batas ini hanya menguras arus dan bandwidth sinyal besar. Anda dapat menghargai perilaku FET seperti RdsOn vs Vgs ditentukan oleh rentang Vss dan bahwa setiap generasi meningkatkan kecepatan, menurunkan konsumsi daya dengan kecepatan atau keduanya. Ini menghasilkan litografi yang lebih kecil, rentang Vdd lebih rendah dan nilai driver RdsOn yang lebih rendah.

• Anda mungkin sudah tahu bahwa RdsOn cukup konsisten (50%) untuk setiap keluarga seri 54/74 CMOS yang bergantung pada Vss. Karena naik Vgs secara alami menurunkan RdsOn. Rentang Vss rendah dibatasi oleh kecepatan dari peningkatan RdsOn secara signifikan dan rentang yang lebih tinggi meningkatkan arus konduksi silang dan disipasi daya.

Saya berharap (tetapi belum diverifikasi) setiap keluarga logika dapat digunakan sebagai penguat linier . Setiap amp linear. harus mengikuti aturan untuk membuat linier dan stabil. Namun tergantung pada induktansi tata letak dan impedansi lain yang memengaruhi margin fase gain unity, kompensasi eksternal ke kutub orde 1 mungkin diperlukan untuk mengetahui bagaimana Op Amps dirancang.

Untuk hasil terbaik, perancang harus memiliki ide bagus tentang semua impedansi * Z (f) dari rangkaian vs frekuensi bahkan jika ada toleransi yang luas ~ +/- 50% untuk semua pemasok. Jangan pernah meremehkan bahwa ini dapat berubah secara signifikan, jadi Daftar Vendor Anda yang Disetujui, AVL hanya harus menyertakan yang telah Anda verifikasi untuk setiap nomor bagian dalam desain apa pun. Kalau tidak, Anda harus mencari cara untuk menghindari masalah ini dengan desain dan pengujian. Tetapi secara umum saya telah menemukan spesifikasi Logika yang mencerminkan batas RdsOn (atau driver ESR) konsisten untuk semua vendor.

• Ini * termasuk sumber perkiraan Z (f) daya dan impedansi driver untuk menjadi << Zout, tata letak dan tutup decoupling pada bandwidth operasi untuk pasokan di setiap chip. dan CMOS Zout = RdsOn keluar. Alasan unbuffered inverter lebih stabil dan direkomendasikan adalah karena gain satu tahap biasanya cukup untuk osilator kristal (XO) ketika DC sendiri bias dengan umpan balik 1 ~ 10M R.

Saya berasumsi Anda memiliki beberapa gagasan tentang Teori Kontrol atau plot Bode. Karena setiap tahap CMOS adalah inverter, Buffered inverter memiliki 3 tahap gain G (s) dan lebih banyak fase shift vs$f_{BW}$~$0.35t_R$ dan karenanya kurang stabil dengan lebih banyak umpan balik H.

Mereka yang bisa dengan mudah belajar, sudah tahu; Bode Plots, margin fase 1 vs 3 ampli panggung, Vol / Iol untuk setiap keluarga logika vs Vcc. Kalau tidak, tidak ada penjelasan sederhana yang mungkin. CD4xxx bekerja dengan baik 3 ~ 18V, Semua yang lain harus bekerja serupa dengan penskalaan Vcc / RdsOn. Untuk beban impedansi rendah (~ 50), Pd pada driver dapat sangat dikurangi dengan kopling AC. 74ALCxx memiliki sekitar 25 Ohms @ 3.3V, 74HCxx memiliki sekitar 50 Ohms +/- 50% @ 5V melebihi suhu.