Bagaimana DRAM mudah menguap dengan kapasitor?

Ada beberapa hal yang saya mengerti:

DRAM menyimpan setiap bit data ke sebuah kapasitor kecil dengan beberapa perbedaan potensial.
Kecuali jika kapasitor terhubung ke ujung tegangan rendah, beda potensial harus tetap sama.

Mengapa kita perlu menyegarkan perbedaan potensial yang tersimpan di kapasitor dalam DRAM?

ATAU

Mengapa dan bagaimana kapasitor kehilangan muatan dalam DRAM? (Apakah kapasitor terhubung ke ujung tegangan rendah?)

Bukankah kapasitor berkaitan dengan perbedaan potensial dan DRAM harus bekerja seperti memori non-volatile karena ini?

Memperbarui:

Juga jika Anda dapat menjawab poin yang diajukan oleh Harry Svensson dalam komentar:

Mengapa kapasitor di DRAM perlu diperbarui, namun kapasitor di gerbang dalam FPGA analog entah bagaimana mempertahankan muatannya?

— GypsyCosmonaut
sumber

Pertanyaan ini akan jauh lebih baik jika ditanya mengapa kapasitor dalam DRAM perlu diperbarui, namun kapasitor di gerbang analog FPGA entah bagaimana mempertahankan muatannya.

— Harry Svensson

@ HarrySvensson adalah yang terakhir mirip dengan memori flash?

— peufeu

@peufeu Jika saya ingat dengan benar, kapasitor (gerbang) dari NAND ditarik sangat tinggi atau sangat rendah (dalam V) untuk memaksa 1 sangat kuat atau sangat kuat 0. Dan setiap kali Anda mengubah muatan di gerbang yang Anda hancurkan gerbang sedikit. Dalam analog FPGA Anda mengatur voltase spesifik di gerbang yang membuatnya berperilaku lebih seperti resistor, bayangkan penguat pembalik (op-amp), tetapi alih-alih resistor, Anda menggunakan dua transistor dengan muatan khusus di gerbang. - Begitulah menurut saya itu. Saya bukan ahli sekalipun.

— Harry Svensson

DRAM harus disegarkan secara berkala karena kebocoran kapasitor

— Long Pham

Kecuali saya salah membaca pertanyaannya adalah menggunakan istilah volatile dan non-volatile backwards ...?

— R .. GitHub BERHENTI MEMBANTU ICE

Dalam kedua kasus (EEPROM / flash dan DRAM) sebuah kapasitor kecil (femtofarads) digunakan. Perbedaannya adalah cara kapasitor terhubung.

Dalam kasus DRAM terhubung ke sumber atau tiriskan MOSFET. Ada sedikit kebocoran melalui saluran transistor dan muatannya akan bocor dalam periode waktu yang relatif singkat (detik atau menit pada suhu kamar). Umumnya sel ditentukan untuk di-refresh setiap 64ms, sehingga bahkan pada suhu tinggi data dapat dipercaya. Membaca data biasanya merusak sehingga perlu ditulis ulang setiap selesai membaca.

Dalam kasus flash atau sel EEPROM yang digunakan untuk menyimpan data konfigurasi, kapasitor terhubung ke gerbang MOSFET. Insulasi gerbang / kapasitor sangat dekat dengan sempurna dan muatan kecil akan tahan selama bertahun-tahun, bahkan pada suhu tinggi. Kerugiannya adalah bahwa beberapa metode seperti kuantum tunneling harus digunakan untuk mengubah muatan pada "gerbang mengambang", dan itu adalah proses yang jauh lebih lambat, terlalu lambat untuk praktis untuk memori kerja. Membaca cepat dan tidak merusak, setidaknya dalam jangka pendek. Menggunakan tunneling mengekspos isolator gerbang ke gradien tegangan yang relatif tinggi dan memperlihatkan mode kegagalan di mana sel akan secara efektif aus setelah sejumlah penulisan (biasanya ditentukan sebagai 10 ^ 3 hingga 10 ^ 6 atau lebih).

— Spehro Pefhany
sumber

Ini juga menjawab pertanyaan semi-offtopic saya. Jawaban bagus!

— Harry Svensson