Penjelasan rangkaian pembeda RC


12

Rangkaian pembeda RC

Ini adalah rangkaian pembeda RC dasar, dengan bentuk gelombang tegangan input / output.

  1. Pertama-tama, saya tidak mengerti mengapa ada penurunan tegangan output (pemakaian biaya dari kapasitor) selama suplai masih menyala.
  2. Kedua, saya tidak mengerti mengapa tegangan melintasi resistor turun ke level negatif.

Saya tahu ini adalah pertanyaan sederhana tetapi tolong bantu saya untuk memahami rangkaian dasar ini - terima kasih.


3
+1, diagram yang bagus. Selain itu, pertanyaan Anda mungkin tampak sederhana, tetapi tidak sepele!
zebonaut

Jawaban:


8

Singkat cerita: Untuk transisi sinyal input Anda yang rendah ke tinggi, kapasitor Anda tidak dilepaskan, diisi , dan tetap diisi hingga transisi tinggi ke rendah terjadi.

Namun demikian, inilah cerita panjangnya:

Kami mengambil kebebasan untuk memulai dengan perubahan posisi R dan C; perhatikan bahwa saya di  = I C  = I R , jadi kami benar-benar diizinkan untuk melakukan ini (KCL). Ini adalah gambar yang biasanya Anda lihat untuk kapasitor yang diisi melalui resistor, sehingga mungkin sepadan dengan usaha:

Sirkuit RC untuk pengisian C melalui R

Kita dapat melihat bagaimana C diisi sesuai dengan konstanta waktu RC dan sesuai dengan besarnya langkah tegangan input dari 0 V ke V in . Juga, kita dapat melihat bagaimana tegangan sisa pada resistor di atas kapasitor menjadi kurang semakin kita mengisi kapasitor: V R  = V di  - V C . Ini hampir menjawab pertanyaan pertama Anda tentang penurunan tegangan output; kita hanya perlu membalikkan konfigurasi ini lagi.

Berikut rangkaian asli Anda lagi, dengan beberapa simbol yang kita perlukan untuk penjelasan, asumsi bahwa kita tidak memiliki beban, dan persamaan menunjukkan V keluar   untuk C di atas dan R di bagian bawah.

Pembeda RC

Kita dapat membayangkan bagaimana pelat atas C tetap pada V dalam , pelat bawah menjadi dibebankan ke 0 V, dan akhirnya, tidak ada tegangan yang tersisa di resistor, antara pelat bawah dan 0 V.

Ini akhirnya menjawab bagian pertama dari pertanyaan Anda (Mengapa C habis?) - Tidak habis, benar-benar dibebankan; kita hanya tidak melihat pelat atas, tetapi pelat bawah yang terhubung ke resistor, secara bertahap ditarik rendah melalui R.

Sekarang, mari kita ingat bahwa tegangan output sama dengan tegangan pada resistor. V keluar  = V R  = R × I R , dan lagi, dengan asumsi bahwa saya keluar  = 0 (beban diabaikan), V keluar  = R × I C . Dengan kata lain, tegangan keluaran sebanding dengan arus pengisian kapasitor, yang diukur dengan nilai resistor R.

Dengan demikian, langkah rendah dari sinyal input akan menciptakan lonjakan positif pada R, seperti yang telah kita hitung. Ketika kita membalikkan semuanya, kita melihat bagaimana langkah tinggi ke rendah akan membuat lonjakan negatif karena arus melalui C mengalir berlawanan arah dengan panah yang telah kita gunakan untuk I C - yang menjawab bagian kedua dari pertanyaan Anda ( "Mengapa kita mendapatkan lonjakan negatif pada output?").

Jika Anda suka (dan saya pikir itu menyenangkan!), Anda dapat menggambar lebih banyak gambar dan menghitung acara high-to-low untuk Anda sendiri.


11

sunting
Tegangan negatif agak tidak terduga jika Anda tahu bahwa tidak ada pasokan negatif. Tetapi masuk akal ketika kita melihat tegangan melintasi kapasitor. Ketika daya pertama kali diterapkan, tegangan di kedua sisi kapasitor adalah nol. Kami memulai gelombang persegi, dan input masuk ke 5 V. Kapasitor enggan memiliki perubahan tegangan cepat di mereka. Anda harus menyediakan banyak arus untuk mengisi daya dengan cepat. Tetapi resistor tidak mengizinkan ini, jadi yang awalnya terjadi adalah sisi kanan kapasitor hanya mengikuti input; ia juga melompat ke +5 V, dan kemudian perlahan-lahan diisi melalui resistor. (Perhatikan bahwa pengisian daya di sini berarti mengurangi tegangan, karena tegangan pada input positif.)

Ketika input menuju nol, sesuatu yang serupa terjadi. Sekali lagi output akan mengikuti input karena tegangan tidak akan berubah secepat itu. Tetapi input berada pada 5 V dan output pada 0 V. Jadi ketika input menyelam ke nol, dan kapasitor akan mempertahankan 5 V di atasnya output harus pergi ke - 5 V.

masukkan deskripsi gambar di sini

Saya telah menambahkan kurva ketiga ke gambar Anda. Yang teratas adalah input, yang tengah adalah output, dan yang bawah adalah perbedaan di antara mereka, yaitu tegangan melintasi kapasitor. Anda dapat melihat bahwa itu mengikuti pola charge-discharge yang umum, tanpa perubahan tegangan cepat.
akhir suntingan


Tegangan turun (*) disebabkan oleh resistor. Ini akan secara eksponensial menurunkan tegangan output pada kecepatan yang ditentukan oleh konstanta waktu RC. Setelah 1 waktu RC tegangan akan turun menjadi 37% (1 / e), setelah sekitar 5 kali RC menjadi 1% (aturan praktis).

Berikut cara lain untuk melihatnya:
Tepi negatif disebabkan oleh frekuensi tinggi tepinya. Tepi memiliki spektrum yang luas, lebih curam tepi spektrum yang lebih luas. Tidak seperti frekuensi yang lebih rendah, frekuensi tinggi itu akan melewati kapasitor yang hampir tanpa kendali. Jadi jika input menunjukkan tepi negatif pergi dari 5 V ke 0 V Anda akan memiliki tepi negatif 5 V di output. Jika level mendekati nol pada saat itu, tegangan akan naik ke -5 V. Jika konstanta waktu RC akan lebih tinggi tegangannya tidak akan terlalu banyak, dan pulsa negatif mungkin naik misalnya dari +2 V ke -3 V.


(*) Saya menyalahgunakan kata "discharge" di sini, yang, sebagaimana ditunjukkan zebonaut dengan benar, salah. Apa yang Anda lakukan adalah mengisi kapasitor. Input akan berada pada +5 V dan begitu juga output untuk sesaat, karena tidak ada perubahan pada kapasitor. Ketika tegangan output berkurang, tegangan melintasi kapasitor meningkat , yang berarti ia terisi daya , bukan dilepaskan.


Tapi maksud saya adalah, kapasitor tidak boleh melepaskan sampai sinyal 1 (5v), karena dapat memulihkan biaya yang dikeluarkan dari catu daya dan tegangan melintasi resistor (tegangan output) akan tetap sama dengan tegangan setinggi mungkin.
Nishu

1
@nishu - gambar (akurat) Anda menunjukkan bahwa ini tidak benar. Kapasitor dan resistor membentuk pembagi tegangan di mana frekuensi rendah memiliki atenuasi yang tinggi karena impedansi tutup jauh lebih tinggi daripada resistor. Jadi frekuensi rendah bisa disaring, dan DC sepenuhnya menghilang. Berikan tegangan step ke input, dan output akan melihat frekuensi step tinggi, tetapi setelah waktu yang singkat (5 RC) output menjadi nol. Itu karena input hanya memiliki DC, yang diblokir, jadi tidak ada output.
stevenvh

1
@stevenvh - Saya setuju dengan bagian kedua dari jawaban Anda, tetapi saya tidak yakin bagian pertama benar. Jika Anda ingin melepaskan kapasitor menggunakan resistor, Anda harus menghubungkan resistor secara paralel ke kapasitor. Di sini, ini adalah koneksi seri, jadi setidaknya untuk IN beralih dari rendah ke tinggi, saya sarankan penjelasan menggunakan acara pengisian daya. Sementara input tetap stabil di tinggi, tidak ada pemakaian terjadi.
zebonaut

@zebonaut - benar! Saya akan memperbaikinya. Terima kasih untuk umpan baliknya.
stevenvh

2

Langkah pertama untuk memahami ini, adalah memahami sifat "tegangan". Untuk melakukan ini, Anda harus memahami ("grok") hukum Ohm.

Hukum Ohm memberi tahu kita bahwa tegangan keluaran, yang muncul melintasi resistor, ditentukan oleh arus melalui resistor. Ketika tegangan input naik pertama kali, arus mengalir melalui kapasitor dan melalui resistor.

Kemudian kapasitor mengisi daya. Saat diisi, arus berhenti mengalir melaluinya. Itu juga berhenti mengalir melalui resistor. Sekarang tegangan melintasi resistor adalah nol.

Pahami ini, dan Anda mungkin bisa menyelesaikan sisanya.


1

Resistor dan kapasitor dihubungkan secara seri. Untuk memahami, Anda harus memahami bagaimana arus mengalir melaluinya. Jelas bahwa untuk input DC yang stabil, arus harus nol setelah beberapa waktu, karena kapasitor seperti sirkuit terbuka untuk eksitasi DC. Arus terbesar pada saat ketika tegangan input diterapkan pada sirkuit RC, dan kemudian secara eksponensial turun. Karena output adalah produk dari resistensi yang konstan dan arus yang turun secara eksponensial, inilah alasan mengapa tegangan output menurun sementara tegangan input masih ada.

Kedua, ketika Anda membuat perubahan tiba-tiba pada input, perubahan ini segera memengaruhi pelat kapasitor lain, karena Anda tidak dapat tiba-tiba mengubah tegangan melintasi pelat kapasitor (Anda akan memerlukan arus tak terbatas untuk itu). Lebih kecil resistor, sirkuit RC lebih dekat ke pembeda sempurna. Anda dapat mensimulasikan ini di

http://www.cirvirlab.com/simulation/r-c_circuit_differentiator_online.php


0

awalnya kedua ukuran kapasitor memiliki tegangan yang sama (vdiff = 0), tidak masalah jika vin (sisi A dari tutup) adalah 0 atau 5v atau apa pun, vout (sisi B dari tutup) akan sama. Jadi ketika gelombang persegi menembak ke 5v pada waktu0 vout juga menembak ke 5V. dengan berlalunya waktu topi dibebankan sehingga sisi b dari tutup (atau vout) menjadi 0v. Sekarang vdiff lintas tutup adalah 5v. ketika gelombang persegi turun ke 0v, karena vdiff melintasi topi harus mempertahankan 5v, ini menyebabkan vout (atau sisi b tutup membaca -5v. Jadi kuncinya adalah vdiff lintas tutup, mengerti? bagus

Dengan menggunakan situs kami, Anda mengakui telah membaca dan memahami Kebijakan Cookie dan Kebijakan Privasi kami.
Licensed under cc by-sa 3.0 with attribution required.