Op-amp buffer ini berosilasi dan saya tidak tahu mengapa


12

Saat ini, ini adalah satu-satunya bagian yang dirakit di papan sirkuit. Ini adalah sirkuit penyangga pembalik sederhana yang harus di input. Op-amp (LTC6241HV) diberdayakan +/- 5V dari catu daya bangku linier. Pin daya dilewati dengan tutup 0,1 uF.

Saya memasukkan sinus 1KHz dan pada output saya mendapatkan ~ 405KHz sinus ditumpangkan pada sinyal 1KHz. Saya sudah mencoba membangun PCB kedua tetapi hasilnya persis sama.

Jika ada yang tahu apa yang menjadi penyebabnya, saya akan senang mendengarnya.

Lembar Data LTC6241HV masukkan deskripsi gambar di sini


5
Wow, 1MEGohm: itu berbahaya. Coba kurangi R1, R3.
glen_geek

3
Paling bermasalah: Kapasitor C6 yang memberikan loop gain karakteristik lowpass Akibatnya, pergeseran fasa tambahan yang mengurangi margin fasa - khususnya karena konfigurasi penguatan kesatuan
LvW

3
Jika Anda membutuhkan Z tinggi, maka tambahkan kapasitor kecil (bahkan beberapa pf) di R1 secara paralel. Itu akan membantu membunuh osilasi. Namun perlu diperhatikan bahwa respons frekuensi tinggi terpengaruh. Nilai optimal harus memungkinkan respons datar hingga sekitar 1 MHz.
glen_geek

2
Jika Anda tidak dapat mengurangi R3 (setidaknya menjadi 100rb, lebih baik bahkan lebih rendah), Anda dapat shunt R1 dengan kapasitor, pengaturan mengatakan 100rb atau bandwidth lebih rendah. Jika tidak, Anda dapat mendorong input non pembalik ke ground dengan, katakanlah 100 kohm atau lebih, mengurangi gain loop.
carloc

3
Adakah yang bertanya tentang kapasitansi beban untuk masalah ini? Dengan kabel apa pun Anda akan xx pF / m dan lembar data menentukan seri R vs memuat pF untuk alasan stabilitas. Mengapa Anda memilih perangkat ini untuk mendapatkan -1? Apa pF beban?
Tony Stewart Sunnyskyguy EE75

Jawaban:


20

Pemasok chip tertarik agar penggunanya menghindari kesalahan desain umum, yang ditunjukkan oleh contoh aplikasi di lembar data mereka. Yang ini dialamatkan oleh Linear Technology di lembar data mereka untuk LTC6241. Ini juga berlaku untuk banyak opamps lain:

Performa noise yang baik dari op amp ini dapat dikaitkan dengan perangkat input besar pada pasangan diferensial. Di atas beberapa ratus kilohertz, kapasitansi input naik dan dapat menyebabkan masalah stabilitas penguat jika dibiarkan. Ketika umpan balik di sekitar op amp adalah resistif (RF), sebuah kutub akan dibuat dengan RF, resistansi sumber, kapasitansi sumber (RS, CS), dan kapasitansi input penguat. Dalam konfigurasi penguatan rendah dan dengan RF dan RS bahkan dalam kisaran kilohm (Gambar 4), kutub ini dapat menciptakan pergeseran fase berlebih dan kemungkinan osilasi. Kapasitor CF kecil secara paralel dengan RF menghilangkan masalah ini.

skema

mensimulasikan rangkaian ini - Skema dibuat menggunakan CircuitLab


1
Seperti yang disarankan oleh glen_geek , saya telah menambahkan tutup 15pF di R1. Di freq. osilasi (~ 400KHz) ini memiliki impedansi efektif lebih dari 25KOhm. Paralel dengan 1MOhm R1 angka ini hampir tidak berubah. Saat itu freq. gainnya sekitar -0.025 freq begitu tinggi. disaring. Outputnya sekarang menjadi gelombang sinus terbalik, seperti yang diharapkan. Terima kasih atas kontribusi Anda!
user733606

Saat itu freq. gainnya sekitar 0,025 freq begitu tinggi. disaring. Bisakah Anda menjelaskan apa yang Anda maksud dengan itu? Saya pikir keuntungan dari op-amp ini adalah (-1). Bagaimana bisa sampai ke 0,025 dan mengapa itu dipengaruhi oleh frekuensi?
Eran

@Eran pada 400Khz, tutup 15pF memiliki impedansi sekitar 26.5Kohm dan R1 hampir tidak mengubah angka itu sehingga gain yang dimiliki op-amp pada freq itu. adalah -26.5K / 1M = -0.0265 yang merupakan pelemahan pada freq yang lebih tinggi .. Ini dibandingkan dengan gain pada freq yang lebih rendah. dari katakanlah 5KHz di mana topi memiliki impedansi jauh lebih tinggi sehingga gain dari opamp lebih dekat ke -1. Ini adalah perilaku khas filter low pass.
user733606

Baik! Meskipun Anda menulis itu, saya tidak berpikir tentang impedansi kapasitor dan resistor secara paralel mengubah keseluruhan gain dari op-amp - saya pikir gain masih (-1) karena ada dua resistor 1M. Terima kasih!
Eran

1
+1 Salah satu bagian input CMOS yang saya gunakan banyak memiliki ujung depan yang terdiri dari skor MOSFET secara paralel, disusun dalam array XY dengan setengah transistor untuk setiap input. Dengan begitu variasi di wafer diminimalkan dan Vos diminimalkan. Baik itu maupun konsekuensinya (kapasitansi input tinggi) diungkapkan dalam lembar data meskipun ditujukan untuk aplikasi daya rendah di mana resistor umpan balik bernilai tinggi adalah umum. Jadi mungkin TI tidak setajam LTC.
Spehro Pefhany

1

Untuk menyeimbangkan sirkuit, Anda memerlukan resistor 499K secara seri dengan input (+), pin 3,. Ini akan membatalkan offset apa pun dan mungkin menyelesaikan masalah osilasi Anda.

Dengan menggunakan situs kami, Anda mengakui telah membaca dan memahami Kebijakan Cookie dan Kebijakan Privasi kami.
Licensed under cc by-sa 3.0 with attribution required.