Mengapa satu gerbang AND perlu 60 transistor?


24

Melihat datasheet untuk MC74VHC1G08 , di bawah bagian fitur , dinyatakan Chip Complexity: FETs = 62.

  • Mengapa IC ini membutuhkan 62 transistor, sedangkan gerbang AND dapat dibuat hanya dengan 6 transistor?
  • Untuk apa 56 transistor lain digunakan? Dugaan saya akan menjadi semacam sirkuit perlindungan, tapi saya tidak yakin.

8
Bagaimana Anda bisa membuat CMOS DAN gerbang dengan dua transistor? Saya membutuhkan minimal enam, dan saya membutuhkan lebih banyak untuk buffer output untuk mendorong beban off-chip yang besar.
Elliot Alderson

1
Apakah benar-benar memiliki 62 transistor, atau apakah ON memiliki beberapa rumus untuk menghitung ukuran (seperti "tenaga kuda pajak" di masa lalu, hanya di arah lain)? Apakah semua transistor independen, atau apakah ada banyak transistor paralel pada output untuk fan-out?
TimWescott

4
Mungkin tidak ada 62 transistor; ini mungkin nomor "dinormalisasi" yang dicolokkan ke semacam midel yang memprediksi keandalan. Yang mengatakan, datasheet mengatakan bahwa ia memiliki "beberapa tahap", termasuk buffer output. Dan ya, perlindungan input juga akan diperhitungkan dalam hitungan transistor.
Dave Tweed

@ElliotAlderson Anda benar - artinya seharusnya 6, bukan 2.
berhubung dengan

4
@Platytude Saya tidak berpura-pura mengerti sepenuhnya mengapa, tapi saya pernah mendengar dioda dalam CMOS terkadang diimplementasikan menggunakan FET. Mungkin melakukan segala sesuatu yang mungkin dengan FET membuat proses pembuatan lebih mudah atau sesuatu.
mbrig

Jawaban:


33

Ada beberapa alasan mengapa lebih dari 6 MOSFET minimum (4 untuk NAND + 2 untuk inverter) digunakan dalam IC ini:

  • Sebagaimana dinyatakan dalam lembar data:

Sirkuit internal terdiri dari beberapa tahap, termasuk output buffer yang memberikan kekebalan noise yang tinggi dan output yang stabil.

  • Output akan dibuat menggunakan transistor yang cukup besar (bukan ukuran minimum). Selalu ada "terlipat" yang berarti beberapa transistor digabungkan menjadi satu yang besar di mana daerah drain dan sumber difusi dibagi antara dua transistor. Ini berperilaku sebagai satu transistor besar tetapi dapat dihitung sebanyak jika Anda menginginkan jumlah transistor yang lebih tinggi.

  • Perlindungan ESD pada input dan output IC yang dibuat dalam proses CMOS modern sering menggunakan "MOSFET grounded-gate" alih-alih dioda yang lebih tradisional.

  • Sirkuit "ESD clamp" diperlukan antara pin pasokan, sirkuit seperti itu terdiri dari beberapa transistor.

  • Sirkuit digital (seperti gerbang AND ini) sering membutuhkan decoupling pasokan on-chip. Ini disebut "decap cell". Ini adalah kapasitor di antara rel pasokan. Kapasitor ini sebagian besar dibuat dengan menggunakan Gate-Drain / Sumber kapasitansi dari Transistor.

  • Dalam proses CMOS, MOSFET adalah komponen yang paling "dasar", mereka juga merupakan komponen yang paling terkontrol dan paling fleksibel sehingga perancang IC lebih suka menggunakan MOSFET kapan pun memungkinkan.

Secara keseluruhan, "cukup mudah" membutuhkan 62 transistor untuk membuat fungsi yang tampak sederhana seperti gerbang AND. Itu juga karena IC ini "sedikit lebih" dari sekadar gerbang AND. Gerbang AND di sirkuit yang lebih kompleks seperti CPU, mikrokontroler, dll. Sering hanya menggunakan 6 transistor. Tapi ini bukan "berdiri sendiri" DAN gerbang seperti IC ini.


Apakah ada alasan mengapa Anda tidak hanya akan membuat transistor yang lebih besar pada die daripada menggunakan beberapa, lebih kecil secara paralel?
DKNguyen

2
@Toor Ya, ukuran transistor. Katakanlah saya membutuhkan W / L 1000um / 0.13um. Itu berarti transistor yang sangat lebar (1mm) tetapi sangat tipis (kurang dari 0,0005 mm) yang tidak taktis, yang akan menghasilkan ukuran yang sangat tidak dapat digunakan untuk chip. Apa yang lebih disukai adalah chip hampir persegi (tapi persegi panjang juga OK). Jadi kita lipat transistor itu menjadi contoh 20 yang lebih kecil dari 50um / 0.13um dan menggabungkan itu menjadi bentuk persegi panjang. Lihat apa yang terlihat seperti di sini: zeptobars.com/en/read/…
Bimpelrekkie

1
Transistor output "terlipat" dari LDO ini adalah struktur antara kedua "gumpalan" (itu adalah bantalan ikatan) di bagian kanan atas gambar. Meskipun ini adalah LDO, itu akan terlihat serupa pada semua IC di mana MOSFET besar diperlukan.
Bimpelrekkie

2
Ah, jadi Anda bisa "menuangkan transistor" ke semua celah dan celah yang tersedia di wafer. Seperti menuangkan pasir ke dalam toples daripada mengisinya dengan beberapa batu besar dan ruang kosong.
DKNguyen

@Toor Benar, ini tidak sesederhana menuangkan pasir tetapi idenya memang sama, jauh lebih mudah untuk mengisi bentuk (spasi acak) dengan unit-unit kecil untuk mengisi secara efisien dengan transistor tunggal yang sangat panjang dan sempit.
Bimpelrekkie

8

Dari ON Semiconductor MC74VHC1GT00 - Panduan Produk NAND Gate 2-Input Tunggal :

Sirkuit internal terdiri dari beberapa tahap, termasuk output buffer yang memberikan kekebalan noise yang tinggi dan output yang stabil.

Struktur input MC74VHC1G00 memberikan perlindungan ketika tegangan hingga 7 V diterapkan, terlepas dari tegangan suplai. Ini memungkinkan MC74VHC1G00 digunakan untuk antarmuka 5 V ke 3 V.

Kompleksitas Chip: FETs = 56

Power Down Protection Disediakan pada Input

Penundaan Propagasi Seimbang

Dari ON Semiconductor MC74VHC1GT00 - Lembar data NAND Gate Tunggal-Input .

VCCVCC

IOFF

ESD Menahan Tegangan> 2000V

Kami memiliki setidaknya tiga tahap, yaitu input, logika dan output.

Gerbang MC74VHC1G08 AND, yang dapat dibentuk dari NAND dan NOT, membutuhkan 62 FET. MC74VHC1GT00 NAND membutuhkan waktu 56. Keluarga yang sama, jadi sekitar 6 FET untuk mengimplementasikan inverter. Yang berarti MC74VHC1G00 akan memiliki sekitar 9 gerbang fungsi dan 10 gerbang MC74VHC1G08.

Dasar dari pertanyaan OP adalah logika AND dapat diimplementasikan dari 6 gerbang, tetapi BUKAN dalam MC74VHC1G08 harus setidaknya 6 FET.

Katakan 8 + 6 untuk mengimplementasikan logika, yang akan menyisakan sekitar 48 FET untuk memberikan semua perlindungan ekstra.

Tebak 5/6 FET / input untuk memberikan perlindungan ESD = 36 FET.

Sisanya memberikan semua perlindungan lainnya. Ini jelas bukan gerbang DAN sederhana.


3

Berapa banyak MOSFET kecil yang sejajar dalam satu kekuatan MOSFET? Ribuan? Gerbang kecil ini memiliki arus keluaran yang cukup tinggi, sehingga dibutuhkan 62 MOSFET kecil untuk melakukannya.

Dua sen saya layak ditebak.


2

Semakin sulit gerbang MOSFET digerakkan untuk menyalakannya, semakin lama MOSFET akan dimatikan. Performa dapat ditingkatkan dengan menambahkan sirkuit untuk membatasi tegangan gerbang berlebih, meskipun melakukan hal ini tanpa meningkatkan daya henti yang diam adalah sulit.

Saya tidak tahu teknik persis apa yang digunakan dalam CMOS untuk mencegah oversaturasi, tetapi perangkat Schottky berdaya rendah berdasarkan transistor persimpangan bipolar dapat memberikan analog yang bermanfaat. Pertimbangkan dua inverter sederhana yang ditunjukkan di bawah ini:

skema

mensimulasikan rangkaian ini - Skema dibuat menggunakan CircuitLab

Inverter di sebelah kiri lebih sederhana daripada yang di sebelah kanan, tetapi jika seseorang menjalankan simulasi, orang akan melihat bahwa menambahkan dioda memungkinkan sirkuit di sebelah kanan untuk mematikan jauh lebih cepat daripada yang di sebelah kiri.

Dalam inverter berbasis BJT di bawah ini, dioda Schottky akan sedikit meningkatkan disipasi daya di R3, tetapi peningkatan seperti itu akan kecil dibandingkan dengan konsumsi daya secara keseluruhan. Dalam perangkat CMOS, hanya menjepit tegangan gerbang akan meningkatkan disipasi daya, sehingga diperlukan untuk menggunakan pendekatan lain yang lebih canggih.


Saya tidak ingat MOS memiliki masalah perilaku memperlambat penyimpanan biaya.
analogsystemsrf

Untuk MOSFET kecil, menambahkan sirkuit ekstra untuk bias hal-hal secara optimal mungkin tidak berguna, tetapi MOSFET besar akan setidaknya memiliki kapasitansi gerbang, dan saya pikir mereka memiliki masalah desain lain di luar itu, meskipun saya tidak tahu persis apa itu . Menggunakan gerbang NAND empat-transistor yang memberi makan inverter dua-transistor besar (atau bahkan dua kelompok transistor paralel besar) kemungkinan tidak akan menghasilkan kinerja sebagus yang dapat dicapai dengan kontrol tegangan gerbang yang lebih baik.
supercat

1

Mungkin die sebenarnya memiliki empat gerbang AND, karena ia menggunakan die fisik yang sama persis seperti chip MC74VHC08 ini , hanya memasang kabel salah satu gerbang.

Mengapa sampai pada biaya dan kesulitan merancang, menguji dan mendukung seluruh die yang terpisah, ketika biaya antara 17 vs 62 transistor pada silikon pada dasarnya nol?

Itu akan menambah hingga 2 atau 6 transistor untuk melindungi catu daya, dan 14 atau 15 transistor per DAN. Tidak terlalu tidak masuk akal.


Ingin tahu tentang itu juga - itu bukan ide gila karena sebagian besar konsumsi daya akan dinamis sehingga gerbang yang tidak digunakan akan sulit untuk keberatan. Namun tautan Anda ke lembar data untuk bagian quad mengatakan "Kompleksitas Chip: 24 FETs atau 6 Equivalent Gates" - yaitu, lebih sederhana .
Chris Stratton
Dengan menggunakan situs kami, Anda mengakui telah membaca dan memahami Kebijakan Cookie dan Kebijakan Privasi kami.
Licensed under cc by-sa 3.0 with attribution required.