Bagaimana pengaruh vias PCB terhadap kualitas sinyal?

Apakah praktik yang buruk untuk merutekan sinyal kecepatan tinggi (seperti bus SPI clock pada 4MHz) melalui vias PCB?

Saya perhatikan ada sedikit noise (+ -300mV) pada sinyal bus SPI saya dengan level 3.3V. Jejak sinyal hanya sekitar 5cm panjang tetapi mereka melewati sekitar 5 vias masing-masing dalam perjalanan ke tujuan mereka. Papan hanya memiliki 2 lapisan itulah sebabnya ada begitu banyak vias pada garis-garis ini.

Jenis kebisingan apa yang dapat saya harapkan (jika ada) yang akan diperkenalkan oleh perubahan lapisan PCB melalui?

Banyak informasi bagus di jawabannya. Akan sulit untuk memilih hanya satu. Mengingat bahwa PCB via memperkenalkan sekitar 1.2nH induktansi dan 0.4pF kapasitansi, konsensus tampaknya bahwa 5 via tidak akan mempengaruhi sinyal 4MHz dengan cara yang signifikan.

300mV banyak untuk bus 3.3V. Vias tidak akan menimbulkan masalah karena via hanya menambah beberapa nH induktansi dan jika kapasitansi di kedua ujung lebih rendah dari 100pF dan jejak yang pendek akan di bawah 0,1 Ω yang akan membuat resonator RLC di sekitar 1GHz, dan Anda menang bisa melihatnya.

Efek saluran transmisi tidak menjadi nyata sampai 50MHz, jadi 4Mhz seharusnya baik-baik saja.

Masalah yang paling umum pada dua papan lapisan adalah noise mode umum dari grounding yang tidak tepat (daisy chaining grounds) dan noise mode umum. Jadi saya pertama-tama akan melihat sistem pentanahan dalam desain, memastikan bahwa arus tidak menciptakan mode suara biasa melalui jejak kecil yang dirantai daisy.

Masalah lainnya mungkin dengan pentanahan dan di mana ruang lingkup ditempatkan.

Saya seorang pemula ketika datang ke sinyal kecepatan tinggi, tetapi kebetulan saya sedang meneliti integritas sinyal ketika Anda mengajukan pertanyaan. Satu sumber yang saya referensikan adalah Right the First Time oleh Lee Ritchey . Anda akan ingin membaca bab 25, Sudut Kanan dan Vias: Sumber Potensial Refleksi dan Masalah Lainnya .

Saya tidak percaya vias akan menyebabkan masalah dalam desain Anda. Berikut adalah kutipan dari sumbernya:

Vias, ketika digunakan dalam jejak, adalah kapasitif, bukan induktif. Nilai kapasitansi via adalah kecil dibandingkan dengan kapasitansi jejak (3,5pF / inci untuk 50Ω). Secara umum, vias tidak terlihat oleh sinyal dengan laju tepi lebih lambat dari 0,3 ns.

Bab ini melanjutkan untuk membahas refleksi karena ketidakcocokan impedansi lapisan PCB, namun ini tampaknya menjadi kasus ketika toleransi pabrikan tidak terpenuhi.

Masalahnya bukan jam SPI menjadi frekuensi terlalu tinggi (4 MHz). Bisa jadi 0,1 Hz dan tepi sinyal masih akan berdering, karena kecepatan tepi yang menentukan bandwidth. Biasanya pin IO mikrokontroler cukup kuat, dan dapat mendorong misalnya beban kapasitif 30pF dengan waktu naik 4ns atau beban kapasitif 10pF dengan waktu naik 2,5nS. Itu cukup kuat untuk mengusir sinyal 100-120MHz dari MCU, menurut datasheet STM32F207.

Apa yang mungkin Anda lewatkan adalah bahwa jika MCU Anda tidak memiliki kekuatan pin drive yang dapat diatur, Anda dapat memperlambat waktu naik / turun ke level waras dengan meletakkan misalnya 33 ohm seri resistor penghenti pada perangkat yang menggerakkan pin. Dengan cara ini ujung-ujungnya membutuhkan lebih sedikit bandwidth dan ada sedikit dering. SPI 4MHz yang berjalan dengan panjang 5cm seharusnya tidak menjadi masalah, tetapi periksa berapa kali naik / turun chip Anda perlu bekerja.

Masalah lain adalah bahwa osiloskop Anda mungkin menunjukkan dering untuk sinyal hanya karena ruang lingkup atau probe memiliki batas BW 100MHz dan tepi sinyal cukup cepat untuk melampaui batas BW 100MHz.

5MHz lambat. Tetapi bandwidth sinyal tergantung pada waktu penelitian.

BW = 0,35 / Tr jadi 10ns = 0,01 kita BW = 0,35 / 0,01us = 35MHz

Tetapi jika sinyal itu HDMI atau CML logic atau bahkan hanya 1ns risetime, maka;

BW = 350MHz Kemudian kita memiliki dua Aturan Jempol lebih panjang jalur maksimum untuk mengabaikan refleksi dari vias atau jejak panjang;

1: 1/10 Lambda waktu naik 1ns menggunakan v = c / sqrt (Er)
- panjang lintasan maks adalah 8,5 cm

2. Slewrate / 4
   • panjang jalur maks adalah 4,5 cm

Untuk analisis yang lebih baik gunakan beberapa alat kalk seperti Saturn PCB.exe atau alat analisis menggunakan ESL, ESR, C (pf) dari induktansi dan kapasitansi Anda ke dalam model untuk melihat hasilnya menggunakan impedansi driver VOl / Iol = Ron.

Kemudian model menjadi simulator favorit Anda. Milik saya adalah milik Falstad

Hasil Anda HANYA sebagus nilai model Anda karena FALSTAD menggunakan sumber tegangan ideal dan kabel ideal. Jadi Anda menambahkan nilai R, L, C yang sesuai dengan model Anda.