Layout PCB Aneh untuk Regulator Tegangan


23

Saya merekayasa balik sebuah papan yang memiliki Xilinx Spartan 3E FPGA, dengan VCCAUX ditenagai oleh regulator 2,5 volt. Di bawah ini adalah tata letak PCB untuk bagian pengatur sirkuit, dan ada sesuatu yang sangat mencurigakan bagi saya.

masukkan deskripsi gambar di sini

Maafkan saya atas pixelation yang mengerikan, ini adalah resolusi tertinggi yang bisa saya dapatkan dengan peralatan yang saya miliki. Bagaimanapun, komponen SOT23-5 berlabel "LFSB" adalah regulator tegangan linier Texas Instruments LP3988IMF-2.5 . Saya telah menelusuri skema di bawah ini dari tata letak papan:

masukkan deskripsi gambar di sini

Anda mungkin telah memperhatikan sumber kebingungan saya: Saya tidak tahu mengapa mereka menempatkan resistor 316 ohm langsung di output regulator 2,5 volt. Yang dilakukan adalah limbah 7,9 miliamp. Sepertinya saya tidak dapat menemukan alasan untuk melakukan ini. Saya bertanya-tanya apakah itu cacat desain, dan resistor itu sebenarnya seharusnya terhubung ke pin PG alih-alih ke ground. Saya telah tiga kali memeriksa PCB asli, dan pasti terhubung ke ground dan pin PG tidak terhubung ke apa pun. Namun, jika ini adalah kesalahan, itu akan menjelaskan mengapa mereka menggunakan jejak terpisah di sisi rendah resistor alih-alih menghubungkannya ke tuang tanah tembaga yang ada di sana. Saya juga bertanya-tanya apakah regulator mungkin memerlukan beban minimum untuk mempertahankan output yang stabil, tetapi itu tidak berlaku untuk regulator ini. Tidak ada persyaratan beban minimum. Saya juga mempertimbangkan kemungkinan bahwa itu dimaksudkan untuk membawa VCCAUX lebih lambat untuk keperluan sekuensing untuk FPGA, tetapi membaca datasheet ini juga sepertinya tidak cocok - tidak ada aturan sekuensing yang ketat untuk menyalakan Spartan 3E.

Adakah yang bisa memikirkan alasan mengapa seseorang dengan sengaja menempatkan resistor 316 ohm langsung di output regulator 2.5V? Saya menganggap itu mungkin menjadi resistor pemeras untuk kapasitor output, tetapi sepertinya nilai terlalu rendah untuk itu.

EDIT: Mungkin informasi tambahan ini akan membantu. Lembar data untuk Spartan 3E menentukan untuk apa pasokan VCCAUX digunakan:

VCCAUX: Tegangan suplai tambahan. Persediaan Digital Clock Managers (DCMs), driver diferensial, pin konfigurasi khusus, antarmuka JTAG. Input ke sirkuit Power-On Reset (POR).


Apakah Anda yakin ujung resistor itu di-ground? Regulator itu bahkan tidak memerlukan beban minimum untuk tetap stabil.
brhans

Saya benar-benar positif bahwa sisi bawah resistor telah di-ground. Saya lupa menyebutkan bahwa saya juga mempertimbangkan persyaratan pemuatan minimum, tetapi seperti yang Anda perhatikan, ini tidak berlaku untuk regulator ini.
DerStrom8

1
Saya menduga itu ada hubungannya dengan regulator yang tidak memberikan perlindungan arus balik. Ini dipilih secara empiris sehingga semua kapasitor yang terhubung ke keluaran keluaran lebih cepat dari tegangan input yang diperkirakan akan turun selama power down.
The Photon

1
@TimWescott Tidak, 2.5V ONLY pergi ke pin VCCAUX dari FPGA, dan VCCAUX tidak digunakan untuk menyalakan I / O.
DerStrom8

1
@Justme Ya, saya mengukurnya. Kode pada resistor adalah 49A. Standar EIA-96 digunakan untuk pengkodean resistor 1% SMD, yang terdiri dari kode numerik 1-96 diikuti oleh huruf, A / B / C / D / E / F / H / R / S / X / Y / Z. Kode numerik menunjukkan nilai dan huruf menunjukkan pengganda. Dalam hal ini "49" sesuai dengan "316" dan "A" sesuai dengan pengganda "1". Oleh karena itu, nilainya 316 * 1 = 316 ohm.
DerStrom8

Jawaban:


36

Saya akan melakukan desain yang sama, untuk mengurangi kesalahan regulasi beban dinamis dan statis.

Detail untuk alasannya jelas dalam lembar data.

  • lihat kesalahan pengaturan beban dinamis dan kesalahan pengaturan langkah input.

  • Saya hanya bisa menebak anggaran kesalahan apa yang ada dalam pikiran perancang, tetapi umum bagi setiap LDO untuk mendapatkan respons di atas, meskipun LDO FET ini luar biasa berdaya rendah dan tegangan putus.

    • Kesalahan 5mV {input step = 0.6V} dengan 1mA step load, 200mV error dengan 150mA step load *
    • kesalahan pengaturan beban statis hanya dinilai di atas 1mA sebagai 0,007% / mA. Ini berarti lebih buruk di bawah 1 mA dan meningkat dengan beban dummy 7.6mA untuk kepuasan para desainer. Ini juga meningkatkan kesalahan pengaturan beban langkah dinamis di atas. *

1mA ini memastikan waktu naik turunnya Gate drive untuk mempercepat respons. 7.6m bahkan lebih baik dengan hasil yang semakin berkurang di atas ini.

  • kesalahan pengaturan beban statis hanya karena RdsOn dari PFET yang digunakan dalam LDO dibagi dengan gain Loop internal. Ini berlaku untuk semua pengatur tegangan apakah FET atau BJT. Tetapi penguatan loop tak terbatas dapat meningkatkan kesalahan stabilitas atau lebih banyak dering, di bawah beban tertentu, (ESR, C) kondisi sehingga terbatas.

Mencurigakan? Tidak mungkin


6
Anda juga akan mendapatkan lebih banyak pengalaman. Saya punya 40 tahun ini.
Tony Stewart Sunnyskyguy EE75

2
Atau anggap beban langkah sebagai sink arus step dan LDO sebagai sumber tegangan dengan batas GBW. SELALU ini membatasi laju perubahan tegangan di setiap drive linier dan bahkan pF beban penggerak Logic IC. Lambat atau laju perubahan tegangan dalam umpan balik kesalahan ini menghasilkan kesalahan +/- kesalahan pada tegangan output yang naik + atau menurunkan arus beban. ini adalah uji stabilitas standar untuk semua regulator tegangan. SERING DILAKUKAN sebesar 10% hingga 100% hingga 10% untuk memberikan hasil yang lebih baik daripada 0 hingga 100%. Jadi, preload jika beban aktual Anda 0 statis dan dinamis tinggi.
Tony Stewart Sunnyskyguy EE75

2
itu tergantung pada faktor aplikasi saat ini puncak dan beban steady state (uA). tidak ada angka ajaib dalam datasheet, tapi saya akan menganggap 5% nilai arus maksimum sebagai preload sebagai titik awal lalu konfirmasikan semua sumber kesalahan regulasi (statis, sumber langkah V dan beban langkah I) untuk mendapatkan salah satu dengan margin terbaik untuk variasi di bagian GBW. Ini merupakan masalah wajib bagi ponsel dengan daya Rx rendah dan daya Tx tinggi namun meminimalkan daya terbuang untuk, mencapai stabilitas RF selama pembawa meledak ON. tampaknya perancang memiliki kebijaksanaan yang sama, karena 5% dari 150mA adalah apa?
Tony Stewart Sunnyskyguy EE75

3
@ SunnyskyguyEE75 "kesalahan 5mV dengan beban langkah 1mA, kesalahan 200mV dengan beban langkah 150mA" - Saya dapat melihat respons beban langkah 150mA pada gambar 15/16 dari lembar data, tetapi di mana Anda menemukan respons beban langkah 1mA dari kesalahan 5mV? Saya telah menyisir datasheet, tapi sepertinya saya tidak dapat menemukannya ...
marcelm

3
Good Eye @marcelm Sebenarnya baris 9.2.3 pada langkah +/- 0.6V lalu "kesalahan 5mV dengan beban 1mA,
Tony Stewart Sunnyskyguy EE75

5

Seperti yang telah disarankan oleh beberapa komentar lain bahwa resistor 316 ohm ditempatkan di sana untuk memungkinkan rangkaian pengatur tegangan beberapa kemampuan untuk menenggelamkan beberapa arus dalam kasus bahwa rel 2.5V mengalami kebocoran dari rel tegangan yang lebih tinggi. Kebocoran itu biasanya akan menyebabkan keluaran regulator untuk mati dan naik dan pergi ke tegangan yang lebih tinggi. Seorang desainer membuat tradeoff desain antara berapa banyak kemampuan tenggelam untuk memungkinkan dibandingkan dengan jumlah beban tambahan yang ditempatkan resistor pada regulator tegangan.

Kondisi kebocoran dapat terjadi selama daya hidup dan mematikan urutan perangkat semikonduktor yang kompleks dan kemampuan wastafel dapat menjadi penting untuk menjaga hal-hal di cek.

Dalam beberapa kasus, pengatur tegangan mungkin memiliki fitur yang disebut penguncian tegangan berlebih yang menutup pengatur jika outputnya naik terlalu banyak. Ini dapat merusak pengoperasian sistem, terutama jika pin indikator daya baik (PG) dipantau untuk mengontrol rantai pengatur tegangan pada papan yang kompleks. Resistor wastafel saat ini dapat memainkan peran mencegah shutdown tak terduga karena sejumlah kecil kebocoran ke rel tertentu.


4

Saya tidak yakin bahwa resistor di-ground. Saya telah memberi label bagian-bagian dan tembaga mengalir sesuai sirkuit "rekayasa terbalik Anda".

masukkan deskripsi gambar di sini

Jika R14 dibumikan, mengapa via akan sia-sia ketika ada GND tuangkan di sebelahnya. Bagaimana Anda mengujinya? apakah Anda hanya berdengung di antara baris? Ada kemungkinan yang sangat tinggi ada LED ke tanah menggantung melalui itu. Ini akan memberikan indikasi visual 2.5V diaktifkan dan resistor sekitar 316R akan baik-baik saja untuk LED MERAH / KUNING / HIJAU (4mA). Ini juga akan memberikan "indikasi" pendek jika Anda salah membaca DMM atau tergantung pada spesifikasi DMM.

https://reference.digilentinc.com/_media/s3e:spartan-3e_sch.pdf Ini adalah desain referensi untuk Spartan 3E. Ada pemuatan 2k2 pada regulator 2.5V tetapi juga LED dari 3v3. Ini bisa untuk memberikan redaman ke sirkuit hilir


9
If R14 was grounded, why would a via be wasted when there is GND pour right next door to it.Saya menyebutkan ini di posting asli saya juga. Itu juga tidak masuk akal bagi saya. How did you test it was ground? did you just buzz between lines?Saya mengukur antara beberapa titik ground yang diketahui, dalam mode resistensi, mode kontinuitas, dan mode dioda. Mode kontinuitas dan resistensi menunjukkan 0,2 ohm dan mode dioda menunjukkan 0 volt, menunjukkan hubungan singkat yang jelas. There is a very high chance there is an LED to ground hanging off that via.Tidak ada LED di papan ini. 2.5V hanya terhubung ke FPGA VCCAUX
DerStrom8

Mungkinkah via terhubung ke tanah yang berbeda? Mungkin itu akan AGND ketika tuangkan di sebelahnya adalah DGND, atau sesuatu seperti itu?
Pos Gizi

2
@ Hati itu akan menjadi keputusan yang sangat buruk (tapi mungkin ...). Berpisah alasan adalah sesuatu dari masa lalu TETAPI lebih penting, saat ini ingin kembali ke sumbernya, yang dekat pin2 dari U4. Selalu pikirkan jalur pulang
JonRB

@ JonRB Saya tidak tahu banyak tentang desain digital berkecepatan tinggi, jadi saya hanya menebak-nebak. Tampaknya itu bukan pilihan yang masuk akal bagi saya, tetapi kemudian tidak juga menambahkannya melalui.
Pos Gizi

1
Apakah itu multi-layer PCB atau ada apa di balik itu via?
eckes
Dengan menggunakan situs kami, Anda mengakui telah membaca dan memahami Kebijakan Cookie dan Kebijakan Privasi kami.
Licensed under cc by-sa 3.0 with attribution required.