Mengapa Digital 0 bukan 0V dalam sistem komputer?

32

Saya mengambil kursus desain sistem komputer dan profesor saya memberi tahu kami bahwa dalam sistem digital, tegangan konvensional yang digunakan untuk menunjukkan digital 0 dan digital 1 telah berubah selama bertahun-tahun.

Rupanya, di tahun 80-an, 5 V digunakan sebagai 'tinggi' dan 1 V digunakan untuk menunjukkan 'rendah'. Saat ini, 'tinggi' adalah 0,75 V dan 'rendah' adalah sekitar 0,23 V. Dia menambahkan bahwa dalam waktu dekat, kita dapat beralih ke sistem di mana 0,4 V menunjukkan tinggi, dan 0,05 V, rendah.

Dia berpendapat bahwa nilai-nilai ini semakin kecil sehingga kita dapat mengurangi konsumsi daya kita. Jika itu masalahnya, mengapa kita mengambil kesulitan untuk mengatur 'rendah' ke tegangan positif sama sekali? Mengapa kita tidak mengaturnya ke tegangan 0 V (netral dari kabel listrik)?

computer-architecture

— Anirudh Ajith
sumber

9

Saya pikir penjelasan paling sederhana adalah bahwa ada resistensi parasit di kabel / jejak / "switch" (transistor) sehingga Anda tidak akan pernah benar-benar mencapai 0V, oleh karena itu Anda memerlukan margin. Ketika teknologi semakin baik, margin bisa semakin ketat.

— Wesley Lee

26

Logika tidak pernah memiliki nilai tunggal absolut untuk tinggi dan rendah; TTL memiliki rentang absolut dan CMOS murni memiliki rentang yang ditentukan oleh power rail.

— Peter Smith

8

Batas bawah belum pernah 1V, periksa jawaban Andy yang menyatakan 0,4V atau 0,8V tergantung pada apakah Anda mengirim atau menerima (bicara secara akurat, dengarkan dengan memaafkan)

— Neil_UK

4

Tegangan yang Anda kutip adalah batas atas (ambang batas) untuk nol logika.

— CramerTV

3

Tidak ada yang namanya 0 V, hanya di dunia yang sempurna kita membicarakannya.

— Tiang

45

Anda mengacaukan nilai "ideal" dengan rentang input yang valid.

Dalam logika biasa, dalam kondisi ideal, nol logis akan tepat 0V. Namun, tidak ada yang sempurna di dunia nyata, dan output elektronik memiliki toleransi tertentu. Tegangan output riil tergantung pada kualitas kabel, kebisingan EMI, arus yang dibutuhkan untuk memasok, dll. Untuk mengakomodasi ketidaksempurnaan ini, input logika memperlakukan seluruh rentang tegangan sebagai 0 (atau 1). Lihat gambar dalam jawaban Andy.

Apa yang mungkin dosen Anda maksudkan dengan 0.75V adalah salah satu poin yang membuat kisaran 0 logis.

Perhatikan juga ada rentang kosong antara 0 dan 1. Jika tegangan input turun di sini, sirkuit input tidak dapat menjamin pengoperasian yang benar, sehingga area ini dikatakan terlarang.

— akwky
sumber

76

Anda semakin bingung. Lihatlah TTL misalnya: -

Level input rendah antara 0 volt dan beberapa nilai kecil di atas 0 volt (0,8 volt untuk kasus TTL).

mengapa kita mengambil kesulitan untuk mengatur 'rendah' ke tegangan positif?

Kami mengambil masalah untuk memastikan itu di bawah nilai kecil tertentu.

Gambar dari sini .

— Andy alias
sumber

Untuk memperluas ini, rentang tegangan input yang valid berbeda untuk pensinyalan TTL versus CMOS versus pensinyalan LVCMOS. Alasan untuk ini adalah bahwa logika TTL (dan NMOS kompatibel yang mengikutinya) memiliki lebih banyak kesulitan menarik ke rel positif daripada turun ke tanah. Logika CMOS modern dapat melakukan hal yang sama baiknya, dan lebih mudah untuk membangun tahap input CMOS secara simetris. Output CMOS akan dengan senang hati mendorong input TTL, tetapi Anda harus menggunakan input khusus yang kompatibel dengan TTL dengan output TTL.

— Chromatix

Ada penjelasan yang baik dan terperinci tentang hal ini dari TI, di sini: ti.com/lit/an/scla011/scla011.pdf

— Chromatix

16

Tidak mungkin menghasilkan pensinyalan logika nol volt yang sebenarnya. Harus ada toleransi yang diperbolehkan, karena sirkuit tidak sempurna sempurna. Menghabiskan uang untuk membuatnya sempurna tanpa akan menjadi investasi dana desain yang baik juga. Sirkuit digital telah berkembang biak dan maju dengan sangat cepat karena menggunakan banyak salinan dari sirkuit yang sangat sederhana dan toleran yang merupakan gerbang logika.

Status biner 1 dan 0 diwakili dalam sirkuit logika digital dengan logika tegangan tinggi dan logika rendah masing-masing. Tegangan mewakili logika tinggi dan logika rendah jatuh ke dalam rentang yang telah ditentukan dan disepakati sebelumnya untuk keluarga logika yang digunakan.

Kemampuan untuk bekerja dengan voltase dalam rentang ini adalah salah satu keunggulan utama sirkuit logika digital - ini bukan kegagalan. Input gerbang logika dapat dengan mudah membedakan antara logika tinggi dan logika tegangan rendah. Output gerbang logika akan menghasilkan logika valid tegangan tinggi dan rendah. Gangguan sinyal kecil dihilangkan ketika sinyal logika melewati gerbang. Setiap output mengembalikan sinyal input ke tegangan logika yang baik.

Dengan sirkuit analog, lebih sulit dan praktis mustahil untuk membedakan noise dari sinyal yang diinginkan dan menolak noise sepenuhnya.

— TonyM
sumber

4

Ambang yang sangat tajam (tanpa histeresis) juga berarti penguat penguatan yang sangat tinggi. Juga dikenal sebagai umpan balik dan osilasi yang sangat aneh, rentan terhadap arus, dan umumnya gugup.

— rackandboneman

Juga catat bahwa logika 1 dan 0 dapat secara bermanfaat direpresentasikan sebagai voltase rendah dan tinggi masing-masing di mana lebih masuk akal bagi sirkuit untuk melakukannya. Memang, sinyal seperti reset global secara tradisional aktif rendah, dan di era nmos (Sebuah teknologi yang terkenal buruk dalam menarik) dan pada tingkat yang lebih rendah pada era TTL (masalah yang sama) itu umum untuk pria IO aktif rendah hanya karena itu adalah satu-satunya cara untuk benar-benar membuat arus mengalir.

— Dan Mills

Yang juga perlu diperhatikan adalah logika mode saat ini di mana nilai-nilai logika didefinisikan dalam bentuk arus daripada tegangan. Hal ini memungkinkan peralihan yang lebih cepat dan toleransi kebisingan yang lebih baik dalam transmisi (karena hukum Kirchhoff saat ini) dengan biaya peningkatan penggunaan daya (meskipun Wikipedia mengklaim bahwa picoamp CML telah dicapai, sehingga tidak akan menjadi masalah juga).

— John Dvorak

8

Selain poin yang dibuat oleh jawaban lain, ada masalah kapasitas parasit pada kecepatan switching yang tinggi (kapasitansi kabel yang biasanya diabaikan dan komponen lainnya). Kabel biasanya juga memiliki sedikit perlawanan. (Model yang sangat sederhana!)

skema

^{mensimulasikan rangkaian ini - Skema dibuat menggunakan CircuitLab}

Menjadi jaringan RC, ini menghasilkan kurva falloff eksponensial (V ~ e ^ -kt). Jika penerima menetapkan ambang batasnya sangat rendah (mendekati 0V) maka ia harus menunggu waktu yang cukup untuk penurunan tegangan output yang cukup untuk memicu ambang batas. Waktu ini mungkin tampak tidak signifikan, tetapi untuk perangkat yang seharusnya beralih satu juta (miliar bahkan) kali per detik, ini merupakan masalah. Solusinya adalah dengan meningkatkan tegangan "OFF", untuk menghindari ekor panjang fungsi eksponensial.

— antipattern
sumber

6

Karena tidak ada yang sempurna dan Anda perlu menyediakan ini dengan margin of error. Angka-angka itu adalah ambang batas. Jika tegangan serendah mungkin dalam sistem Anda adalah 0V dan ambang Anda adalah 0V, di mana itu meninggalkan Anda jika SEMUA komponen dan kabel Anda tidak konduktor sempurna (yaitu selalu memiliki beberapa penurunan tegangan) dan bersuara di lingkungan tanpa suara? Ini membuat Anda dengan sistem yang tidak pernah dapat menghasilkan 0V andal, jika bahkan dapat melakukannya sama sekali.

— DKNguyen
sumber

3

Dalam sistem 2 rel (biasanya chip ditenagai hanya dengan satu voltase positif plus arde), sakelar atau perangkat apa pun yang menarik kapasitansi keluaran ke tingkat sinyal rendah memiliki ketahanan terbatas, sehingga tidak dapat mengalihkan kabel sinyal ke nol Volts dalam waktu yang terbatas. (Mengabaikan superkonduktor). Jadi beberapa ayunan tegangan realistis yang lebih rendah dipilih yang memenuhi persyaratan kinerja (kecepatan switching vs. persyaratan daya dan pembangkit derau, dll.)

Ini merupakan tambahan untuk margin yang diperlukan untuk menutupi kebisingan di tanah (level tegangan ground atau "nol" yang berbeda antara sirkuit sumber dan tujuan), sumber kebisingan lainnya, toleransi, dan lain-lain.

— hotpaw2
sumber

0

Bertentangan dengan beberapa tanggapan di sini, saya cukup yakin bahwa ada yang namanya 0V rendah pada masa lalu. Relay logika! Saya tidak berpikir kami ingin kembali ke sana!

— pengguna3042526
sumber

6

Apakah relay Anda menggunakan superkonduktor? Saya kira tidak.

— Elliot Alderson

1

+1 karena kritik tidak adil. 0V murni dapat dengan mudah dicapai. Ini hampir dapat dicapai dengan relay dan hanya dengan akses ke perangkat yang terhubung ke persediaan negatif dan umpan balik jika diinginkan. Bahwa itu telah digunakan sebagai nilai desain yang diperlukan untuk komunikasi digital sepertinya tidak mungkin tetapi itu seharusnya tidak menjadi alasan untuk memilih suara ini.

— KalleMP

2

@ElliotAlderson Tidak, saya tidak bisa, saya secara khusus menulis bahwa itu tidak mungkin ada yang berarti saya tidak punya cara untuk membuktikannya. Namun dapatkah Anda membuktikan bahwa nilai desain seperti itu tidak pernah dibutuhkan? Saya kira tidak. Sekarang pergi dan berikan suara baru kepada orang baru itu (untuk mengembalikannya ke nol) sehingga dia tidak kehilangan semangat karena melakukan nitpicking dan pergi dan kita kehilangan satu pikiran (muda) yang lebih cerdas karena tidak ada alasan.

— KalleMP

1

@ElliotAlderson Saya berpikir bahwa jika Anda meletakkan lingkup pada koil relay nyata, Anda akan melihat tegangan melewati nol dalam perjalanan ke nilai negatif yang lebih besar ketika kontak terbuka. Tapi, tidak jelas bagi saya apakah Anda berbicara tentang sirkuit nyata, atau sirkuit ideal. Apakah kontak yang ideal memiliki busur? Jika tidak, maka tegangan harus menuju infinity negatif. Dalam setiap kasus, setelah kontak dibuka dan busur dipadamkan, resistansi dalam rangkaian ideal akan tak terbatas . Tidak yakin apa yang dilakukannya terhadap waktu Anda konstan.

— Solomon Slow

1

@ SolomonSlow Perilaku sementara itu nyata tetapi mudah dimodelkan dengan sirkuit yang ideal. Resistansi yang mengontrol perilaku tegangan koil setelah kontak terbuka adalah resistansi koil itu sendiri (memberi Anda keuntungan dari keraguan bahwa tidak ada arus bocor apa pun). Ini adalah rangkaian RL paralel pada titik itu, yang membutuhkan waktu tak terbatas untuk arus induktor turun hingga tepat nol. Bahkan di dunia praktis, ada saat tegangan di koil tidak nol tetapi kontak relai menjadi terbuka ... logika '0' dengan tegangan bukan nol.

— Elliot Alderson