Kritik Skematik: Antarmuka phy dengan RJ45 / Magnetics

Saya sedang mengerjakan desain skematis utama pertama saya dan akan sangat menghargai beberapa umpan balik pada sisi analog dari antarmuka Ethernet 1000BASE-T. Saya kebanyakan khawatir tentang terminasi garis analog dan pasokan terisolasi dari sinyal analog dan bidang tanah yang terpisah. Ini adalah sisi analog. Saya telah menggunakan tegangan tap-pusat yang sama dengan analog phy, dan mengisolasi gnd menggunakan induktor inti-ferit.

masukkan deskripsi gambar di sini

Berikut adalah kekuatan analog ke PHY (cukup topi decoupling? Saya menggunakan caps sebanyak input power pin):

masukkan deskripsi gambar di sini

Saya agak khawatir tentang fakta bahwa phy (88e1111) tidak memiliki GND analog khusus, jadi saya akan menganggap bahwa analog out relatif terhadap global gnd. Tidakkah ini mengacaukan isolasi tanah saya di luar perangkat?

Saya juga akan menghargai itu jika Anda bisa mengkritik tata letak skematis saya, klien akan melihat ini dan saya ingin itu sempurna!

ethernet schematics phy

— stanri
sumber

Koneksi satu titik dari PHY analog GND akan bergabung ke seluruh sistem GND di bawah PHY Anda dalam tata letak. Jika ferit L10 dapat menjembatani dalam kekuatan PHY analog sangat dekat dengan titik yang sama semua lebih baik.

— Michael Karas

Ingatlah untuk memeriksa apakah PHY Anda memiliki keluaran arus atau tegangan. Misalnya Micrel 1Gbit PHY memerlukan transformer yang dirancang untuk keluaran saat ini. Periksa juga apakah PHY Anda tidak memiliki resistor 49.9ohm yang tertanam di dalamnya, karena sebagian besar PHY sekarang memilikinya.

— Socrates

Alat peraga untuk skema yang bagus dan mudah dibaca.

— Connor Wolf

Jawaban:

Di mana trafo itu? Bagaimana tepatnya terminasi dilakukan, dan impedansi apa yang diperlukan adalah fungsi dari persyaratan PHY, yang kemudian menentukan konfigurasi transformator tertentu. Karena transformator merupakan bagian integral dari terminasi, kita perlu melihatnya. Anda harus benar-benar menunjukkan semuanya, mulai dari PHY hingga jack RJ-45.

Pengakhiran Anda terlihat benar dengan asumsi PHY ini membutuhkan transformer dengan rasio 1: 1.
Apakah Anda benar-benar harus mengakhiri semua 4 pasangan? Data Ethernet dilakukan pada pin RJ-45 1,2 dan 3,6. Dua pasangan lainnya tidak digunakan untuk data tetapi dapat digunakan untuk POE. Jika Anda berniat untuk menggunakan POE maka Anda pasti tidak ingin 100 Ω di antara pasangan. Jika tidak, biarkan saja mengambang. Mengapa mereka terhubung ke PHY? Apa jenis ethernet yang Anda terapkan di sini?
Saya benar-benar tidak suka mencabut ground PHY dan ground utama dengan induktor, seperti yang Anda lakukan dengan L9. Saya bisa mengerti Anda ingin menjaga frekuensi tinggi daya / ground ground PHY dari pesawat ground utama. Sepertinya Anda telah mengisolasi kekuatan PHY dengan baik dengan L10 dan topi pintas C69-C74. Yang perlu Anda lakukan adalah menghubungkan semua alasan PHY bersama-sama, lalu pastikan bahwa net memiliki tepat satu koneksi ke ground utama. Itu menjaga arus loop frekuensi tinggi yang jahat lokal, tetapi masih memberikan PHY referensi 0V yang sama dengan sisa papan. Dengan induktor memisahkan alasan, PHY pada dasarnya tidak akan memiliki referensi 0V yang sama dengan sisa rangkaian pada frekuensi tinggi. Bukan itu yang Anda inginkan.

— Olin Lathrop
sumber

1) RJ45 berisi magnetis bawaan. Berikut lembar data untuk konektor. Ini dirancang untuk 1GBE. haloelectronics.com/pdf/fastjack-gigabit.pdf . 2) Ethernet adalah Ethernet 1Gb di atas pasangan tembaga yang dipilin. Ini menggunakan semua 4 pasangan dan masing-masing berjalan pada 325 Mhz jika saya ingat dengan benar. 3) Saya telah melihat kedua kasus, dengan pesawat gnd yang terisolasi dan tidak terisolasi, tidak yakin apakah mengisolasi gnd itu perlu (terutama karena phy tidak memiliki gnd analog khusus dalam kasus apa pun)

— stanri

+1 jangan memasangkan AGND dan DGND melalui induktor, lakukan saja topologi star-ground dalam tata letak

— vicatcu

@Stacey: Saya perhatikan sekarang Anda mengatakan 1000BASE-T dalam pertanyaan Anda, yang entah bagaimana saya tidak perhatikan sebelumnya. Maaf. Itu menjelaskan 4 pasangan yang digunakan. Adapun alasannya, ada sejumlah mengejutkan implementasi buruk di luar sana. Memisahkan tanah jarang merupakan ide yang baik, tetapi menjaga arus loop frekuensi tinggi masing-masing chip lokal adalah penting. Itu bisa dicapai dengan menggunakan poin feed tunggal dengan hati-hati. Tergantung pada perangkat lunak Anda, Anda mungkin harus mendefinisikan alasan lokal sebagai jaring yang terpisah kemudian menghubungkannya dengan bagian "pendek" yang hanya tembaga pada papan.

— Olin Lathrop

@olin: Bisakah Anda memberi tahu saya bagaimana resistor pull down 49.9ohm berfungsi sebagai resistor terminasi paralel? Juga, saya melihat papan di mana 49.9ohm menarik resistor berfungsi sebagai sarana pemutusan paralel. Mohon bagikan pengetahuan Anda tentang ini.

— VV Rao

@VVR: Saya tidak melihat resistor pull-down. 100 Ohm digunakan untuk mengakhiri masing-masing pasangan, dengan 100 Ohm yang terbagi menjadi dua resistor 49,9 Ohm, dan keran pusat AC yang digabungkan ke ground.

— Olin Lathrop

Lihatlah lembar data Intel 8257 Gig Phy untuk info luar biasa tata letak PCB dan info pemisahan tanah. Intel doc No. 324990-007

— Martin
sumber

Anda harus memparafrasekan bagian-bagian dokumen yang relevan.

— Matt Young

Anda mungkin memiliki kesalahan serius:

Jika GND_PHY1 adalah ground analog, mengapa kapasitor kopling terminasi (c9-c12) tidak terhubung ke sana? (dalam skema yang Anda tunjukkan mereka terhubung ke tanah yang ditandai oleh simbol "pembumian")

juga, diikat bersama pin 10, SHA1 dan SHA2 dari U8 dapat dihubungkan ke ground chassis, jika ada.

pin VCC di u8 harus dipisahkan oleh kapasitor 100nF ke ground analog. juga, lebih disukai (tetapi tidak lebih murah) untuk memberinya makan melalui induktor / manik ferit secara seri.

— alex
sumber