Masukan awal SR Latch (Flip Flop)?

Oke, ini mungkin pertanyaan mendasar, tapi saya mengerti cara kerja kait SR kecuali satu hal.

Dalam input R dan input S Anda dapat membuatnya 0 atau 1 ..... tapi bagaimana dengan jalur input di sebelahnya (Itu bergantung pada output dari R atau gerbang atau S atau gerbang) ...... apa yang "Mulai" sebagai.

Saya berasumsi itu Nol ..... tetapi dengan sinyal clock pertama (Untuk R atau S) .... itu belum mendapatkan garis output dari gerbang OR lain atau belum ... jadi bagaimana bisa mendapatkan yang pertama keluaran.

Seperti memungkinkan berpura-pura sinyal clock pertama adalah R = 1 dan S = 0 .... bagaimana dengan jalur input R atau gerbang di sebelahnya (yang bergantung pada output gerbang S OR) ..... bagaimana ia bisa mendapatkan ini pada sinyal "input" pertama. Itu membingungkan saya?

Apakah kita hanya menganggap itu nol atau apa?

sunting: Karena pertanyaannya membingungkan, baris Input KANAN di bawah R (Mereka berdua masuk ke gerbang ATAU atas, saya berbicara tentang yang tepat di bawahnya). Karena ini tergantung pada output S .... jika itu adalah sinyal "Jam" pertama ... apa yang akan diatur? Nol? Karena jelas itu harus menunggu output S sebelum benar-benar dapat diatur ke apa pun ... tetapi pada awalnya apa yang dipertimbangkan.

masukkan deskripsi gambar di sini

digital-logic flipflop latch

Jawaban:

Mereka mulai tidak terdefinisi, yaitu mereka dapat diatur untuk keduanya.

Ketika Anda menghidupkan daya, dengan asumsi kait nyata tanpa sinyal input, kedua gerbang akan ingin output tinggi. Namun karena tidak ada dua gerbang yang persis sama (dan efek dunia nyata lainnya), satu akan "memenangkan" perlombaan untuk membawa output tinggi terlebih dahulu, dan mengatur output lainnya rendah. Gerbang yang sama mungkin tidak menang setiap waktu, jadi Anda tidak dapat memprediksi keadaan saat dihidupkan.

Diagram ini (dari tautan kedua di bawah) membantu visulalise hal-hal:

Kondisi metastabil

Untuk membaca lebih lanjut tentang ini dan kemampuan metastabilitas, lihat tautan ini:

Wikibooks, latch,
Latch, dan FF. Dokumen
Wastabilitas
Metastabilitas

— Oli Glaser
sumber

Saya pikir pertanyaan saya mungkin disalahpahami. Saya tidak berbicara tentang R atau S, saya berbicara tentang jalur input di sebelahnya. Seperti gerbang OR R yang dilekatkan, garis tepat di bawahnya ... input tergantung pada output gerbang OR S yang dilampirkan juga. Jika ini merupakan sinyal pertama, apa yang dipertimbangkan garis kedua (di bawah R)? atau mungkin saya bingung dengan jawaban Anda: P

Ya saya mengerti - saya mengacu pada input / input kedua dari setiap gerbang juga. Jika Anda bayangkan mereka tidak terhubung, maka pada power up kedua gerbang akan mengeluarkan output tinggi (dengan asumsi R dan S rendah). Namun jika keduanya terhubung, maka kedua output menjadi tinggi sekaligus tidak mungkin. Jadi kita harus "sampai di sana dulu", tetapi kita tidak tahu yang mana yang akan, jadi kita menganggap keadaan kait (yaitu salah satu dari input lain ini) tidak dapat ditentukan saat dihidupkan.

— Oli Glaser

@Sauron - Saya menambahkan beberapa tautan yang mungkin layak dibaca.

— Oli Glaser

Baris di sebelah input adalah output melalui jalur umpan balik. Jika Anda tidak dapat menjamin status output, Anda juga tidak dapat menjamin ini.

— Scott Seidman

Ok Pertanyaan cepat kalau begitu ... Dapatkah sinyal masih melewati gerbang OR tanpa yang lain terhubung. (Seperti apakah voltase masih bisa melewati garis R jika yang di bawah R belum tercapai?) Dan Anda berkata mereka akan secara otomatis menghasilkan ke Tinggi dengan asumsi S dan R rendah. Mengapa ini?

Itulah masalahnya dengan perangkat memori seperti sandal jepit - Anda perlu menginisialisasi mereka. Anda tidak dapat mengasumsikan apa pun tentang keadaan startup. Jika ini penting untuk fungsionalitas sirkuit Anda, kekuatan Anda pada rutin harus menyatakan salah satu input untuk menjamin keadaan yang diketahui.

— Scott Seidman
sumber