Dapatkah seseorang menjelaskan rangkaian flip-flop berikut?

8

masukkan deskripsi gambar di sini

Saya mengalami kesulitan memahami apa yang terjadi di sirkuit ini. Pertanyaannya bertanya "apa nilai Q jika dan " (seperti yang ditunjukkan). $\bar{R} = 1$ $\bar{S} = 0$

masukkan deskripsi gambar di sini

Dalam hal ini, bagaimana saya bisa menentukan seperti apa Q? Saya menyadari bahwa pertanyaan ini mungkin memerlukan pengetahuan dari yang di atas, itulah sebabnya saya bertanya terlebih dahulu. Setiap informasi tentang ke mana harus pergi akan sangat bagus.

digital-logic flipflop latch

— Bob John
sumber

1

Tampaknya menjadi SR Latch? en.wikipedia.org/wiki/Flip-flop_(electronics)#SR_NAND_latch

2

Hapus "sederhana" dari pertanyaan karena merendahkan orang yang tidak memahaminya.

1

Lihatlah tabel kebenaran gerbang NAND dan pertimbangkan input yang Anda dapatkan.

— starblue

4

Saya setuju dengan OP di mana bagian penting dari fungsi D-latch terletak di itu SR-latch, jadi saya akan fokus pada bagian itu hanya untuk saat ini.

Karena kita berurusan dengan NAND di sini, saya akan menurunkan fungsi SR-latch atau tabel kebenaran dari NAND dengan input A dan B dan output Z:

\begin{matrix} A & B & Z \\ 0 & 0 & 1 \\ 0 & 1 & 1 \\ 1 & 0 & 1 \\ 1 & 1 & 0 \end{matrix}

$\array{A&B&Z\\0&0&1\\0&1&1\\1&0&1\\1&1&0}$

Melihat skema SR-latch Anda, menamai NAND atas (didorong oleh S ') "T" dan NAND yang lebih rendah (didorong oleh R') "U", kami memiliki hubungan berikut:

SR-latch

A_{T} = \bar{S}, B_{T} = \bar{Q}, A_{U} = \bar{R}, B_{U} = Q

$A_T=\bar{S}, B_T=\bar{Q}, A_U=\bar{R}, B_U=Q$

Dari itu, kita bisa mulai menggambar tabel kebenaran untuk latch-SR, dari mana kita hanya tahu input pada titik ini:

\begin{matrix} A_{T} = \bar{S} & A_{U} = \bar{R} & B_{U} = Q = Z_{T} & B_{T} = \bar{Q} = Z_{U} \\ 0 & 0 \\ 0 & 1 \\ 1 & 0 \\ 1 & 1 \end{matrix}

$\array{A_T=\bar{S}&&A_U=\bar{R}&&B_U=Q=Z_T&&B_T=\bar{Q}=Z_U\\ 0&&0&&&&\\0&&1&&&&\\1&&0&&&&\\1&&1&&&&}$

Melihat kembali tabel kebenaran untuk NAND, kami menyadari bahwa jika salah satu dari input A atau B adalah 0, output Z adalah 1. Dari itu, kita dapat mulai mengisi nilai-nilai yang hilang dalam tabel kebenaran SR-latch kami:

\begin{matrix} A_{T} = \bar{S} & A_{U} = \bar{R} & B_{U} = Q = Z_{T} & B_{T} = \bar{Q} = Z_{U} \\ 0 & 0 & 1 & 1 \\ 0 & 1 & 1 \\ 1 & 0 & 1 \\ 1 & 1 \end{matrix}

$\array{A_T=\bar{S}&&A_U=\bar{R}&&B_U=Q=Z_T&&B_T=\bar{Q}=Z_U\\ 0&&0&&1&&1\\0&&1&&1&&\\1&&0&&&&1\\1&&1&&&&}$

Sekarang, melihat tabel kebenaran NAND lagi dan menyadari bahwa itu output Z adalah 0 jika A dan B adalah 1, kami terus mengisi nilai-nilai yang hilang:

\begin{matrix} A_{T} = \bar{S} & A_{U} = \bar{R} & B_{U} = Q = Z_{T} & B_{T} = \bar{Q} = Z_{U} \\ 0 & 0 & 1 & 1 \\ 0 & 1 & 1 & 0 \\ 1 & 0 & 0 & 1 \\ 1 & 1 \end{matrix}

$\array{A_T=\bar{S}&&A_U=\bar{R}&&B_U=Q=Z_T&&B_T=\bar{Q}=Z_U\\ 0&&0&&1&&1\\0&&1&&1&&0\\1&&0&&0&&1\\1&&1&&&&}$

Sepertinya kita telah mendapatkan semua entri kecuali entri untuk saat S 'dan R' adalah 1, karena keadaan ini hanya bergantung pada nilai Q dan Q 'sebelumnya . Ini adalah bagaimana kait memegang nilainya, karena untuk keadaan itu, input NANDs terlihat seperti

\begin{matrix} A_{T} = \bar{S} = 1, B_{T} = \bar{Q} \\ A_{U} = \bar{R} = 1, B_{U} = Q \end{matrix}

$\array{A_T=\bar{S}=1, B_T=\bar{Q}\\A_U=\bar{R}=1, B_U=Q}$

dari mana berikut bahwa output dari kait ini adalah

\begin{matrix} Z_{T} =! \bar{Q} = Q \\ Z_{U} =! Q = \bar{Q} \end{matrix}

$\array{Z_T=!\bar{Q}=Q\\Z_U=!Q=\bar{Q}}$

Memberi label nilai Q dan Q "sebelumnya" sebagai Qp dan Qp ', kami memiliki tabel kebenaran akhir untuk kait-SR kami:

\begin{matrix} A_{T} = \bar{S} & A_{U} = \bar{R} & B_{U} = Q = Z_{T} & B_{T} = \bar{Q} = Z_{U} \\ 0 & 0 & 1 & 1 \\ 0 & 1 & 1 & 0 \\ 1 & 0 & 0 & 1 \\ 1 & 1 & Q_{p} & \bar{Q_{p}} \end{matrix}

$\array{A_T=\bar{S}&&A_U=\bar{R}&&B_U=Q=Z_T&&B_T=\bar{Q}=Z_U\\ 0&&0&&1&&1\\0&&1&&1&&0\\1&&0&&0&&1\\1&&1&&Q_p&&\bar{Q_p}}$

Jika Anda lebih suka melihat beberapa bentuk gelombang dari kait-SR ini yang dibangun dari gerbang NAND, berikut ini dapat membantu:

Waktu SR-latch

Nilai untuk Q dan Q 'dalam diagram ini dapat diturunkan dari melihat tabel kebenaran dari kait SR:

Sebuah. S 'menjadi rendah, menyebabkan Q naik dan Q' jatuh.
b. S 'naik, Q dan Q' memegang nilai saat ini.
c. R 'jatuh, menyebabkan Q menjadi rendah dan Q' menjadi tinggi.
d. R 'naik, Q dan Q' memegang nilai saat ini.
e. Baik R 'dan S' jatuh pada saat yang sama, menyebabkan Q dan Q 'menjadi tinggi.
f. S '"melepaskan" (menjadi tinggi) pertama, meninggalkan SR-latch dalam keadaan yang sama seperti setelah c: Q menjadi rendah dan Q' tetap tinggi.
g. R 'naik, Q dan Q' memegang nilai saat ini.
h. Baik R 'dan S' jatuh pada saat yang sama, menyebabkan Q dan Q 'menjadi tinggi.
saya. R '"melepaskan" (menjadi tinggi) terlebih dahulu, yang kemudian setara dengan menyatakan a: Q menjadi tinggi dan Q' menjadi rendah.
j. Rilis S. Baik Q dan Q 'memiliki nilai saat ini.

Kepada OP: Jika itu tidak jelas atau Anda ingin beberapa detail lainnya (seperti lebih banyak skema dari berbagai negara), beri tahu saya dalam komentar - Saya akan melihat apa yang dapat saya lakukan.

— FriendFX
sumber

5

Di gambar pertama Anda, pertimbangkan gerbang NAND atas. Kita tahu bahwa gerbang NAND adalah sedemikian sehingga, jika ada input 0, maka output harus 1 (satu-satunya cara output dari gerbang NAND adalah 0, adalah jika kedua input adalah 1). Jadi, karena ~ S = 0, maka Q = 1, terlepas dari input kedua ke gerbang NAND atas.

Karena Anda sekarang tahu kedua input ke gerbang NAND kedua, mudah untuk menyimpulkan bahwa ~ Q = 0 (kedua input adalah 1, sehingga output dari gerbang NAND adalah 0)

~S = 0
~R = 1
 Q = 1
~Q = 0

Inti dari rangkaian adalah bahwa, jika Anda sekarang mengatur ~ S = 1, output tidak akan berubah, karena input kedua ke gerbang NAND atas adalah 0 dari sebelumnya (kedua input harus tinggi untuk membuat output NAND berubah menjadi 0 ). Jadi sekarang Anda memiliki:

~S = 1  
~R = 1  
 Q = 1  
~Q = 0

Pertimbangkan ini: Bagaimana jika kondisi awal Anda diaktifkan, yaitu ~ R = 0 dan ~ S = 1? Melakukan alasan yang sama persis seperti sebelumnya (kecuali bahwa sekarang kita mulai dengan gerbang NAND bawah) kita menemukan bahwa Q = 0, dan ~ Q = 1

~S = 1  
~R = 0  
 Q = 0  
~Q = 1

Sekarang keajaiban terjadi: kita atur ~ R = 1. Apa yang terjadi? Mungkin membantu untuk menariknya keluar, tetapi pada dasarnya, output tidak akan berubah karena argumen yang sama yang kami miliki sebelumnya; input lain ke gerbang NAND sudah 0, dan kita perlu kedua input menjadi 1 untuk mengubah output (~ Q) menjadi 0. (Ada petunjuk bahwa ini akan terjadi, karena rangkaian simetris sempurna)

~S = 1  
~R = 1  
 Q = 0  
~Q = 1

Inputnya sama seperti sebelumnya, tetapi hasilnya berbeda! - Mereka mengingat keadaan sebelumnya.

Secara umum, Anda tidak akan pernah menggunakan kasing ketika keduanya ~ S = 0 dan ~ R = 0, karena keduanya Q = 1 dan ~ Q = 1, yang mungkin akan mematahkan logika yang bergantung pada rangkaian. Itulah poin dari dua gerbang tambahan di gambar kedua Anda; mereka melindungi flip flop SR sehingga input khusus ini tidak akan pernah terjadi.

(Anggap S sebagai "set" dan R sebagai "reset" - ketika keduanya rendah, flip flop mengingat keadaan sebelumnya. Ketika S tinggi, Anda "mengatur" output (Q) ke 1; ketika R tinggi, Anda "(kembali) mengatur" output ke 0. Jika Anda mencoba mengatur output ke 0 dan 1 secara bersamaan, sesuatu yang salah jelas akan terjadi, jadi Anda perlu memastikan itu tidak terjadi.)

Dalam gambar kedua Anda, pertimbangkan sinyal "D": Ini masuk langsung ke gerbang NAND pertama, dan versi terbalik masuk ke yang kedua. Sekarang, jika D tinggi, maka NAND kedua akan selalu menghasilkan 1, sehingga ~ R = 1. Di sisi lain, jika D rendah, maka output dari NAND pertama akan selalu 1, sehingga ~ S = 1. Dengan cara ini, kami menjamin bahwa skenario menakutkan kami dengan flip flop SR di atas tidak akan pernah terjadi, ya?

Sekarang perhatikan sinyal G. Jika G = 0, maka keduanya ~ S = 1 dan ~ R = 1; dengan demikian, ini adalah keadaan "mengingat", di mana output tetap sama. Namun, jika G = 1 maka ~ S atau ~ R akan rendah, bukan? Yang akan tergantung pada nilai D.

Singkatnya, ketika G adalah 1, maka Q = D, dan ketika G adalah 0, maka Q = Qold

— untuk
sumber

4

Sirkuit pertama adalah standar "flip-flop" atau "latch". Berikut adalah tabel kebenaran: -

\begin{matrix} \bar{S} & \bar{R} & Q & \bar{Q} \\ 0 & 0 & 1 & 1 \\ 1 & 0 & 0 & 1 \\ 0 & 1 & 1 & 0 \\ 1 & 1 & ? & ? \end{matrix}

$\array{\bar{S}&\bar{R}&Q&\bar{Q}\\0&0&1&1\\1&0&0&1\\0&1&1&0\\1&1&?&?}$ Yang menarik adalah baris terakhir, dengan

\bar{S} = \bar{R} = 1

$\bar{S}=\bar{R}=1$ ada dua negara yang stabil untuk output,

Q = 0, \bar{Q} = 1

$Q=0,\bar{Q}=1$ dan

Q = 1, \bar{Q} = 0

$Q=1,\bar{Q}=0$ . Ini berarti bahwa pada dasarnya dapat "mengingat" input yang mana

\bar{S}

$\bar{S}$ dan

\bar{R}

$\bar{R}$ terakhir terlihat pada .

0

$0$

Sekarang mari kita lihat paruh pertama dari sirkuit kedua. Sementara menghasilkan dan demikian flip-flop tetap tidak berubah dalam kondisi stabil mana pun yang terakhir kali dipegangnya. Tapi ketika nilai akan mengatur keadaan flip-flop, dan dengan menggabungkan kedua tabel kita bisa melihat set .

\begin{matrix} D & G & \bar{S} & \bar{R} \\ 0 & 0 & 1 & 1 \\ 1 & 0 & 1 & 1 \\ 0 & 1 & 1 & 0 \\ 1 & 1 & 0 & 1 \end{matrix}

$\array{D&G&\bar{S}&\bar{R}\\0&0&1&1\\1&0&1&1\\0&1&1&0\\1&1&0&1}$

G = 0

$G=0$

\bar{S} = \bar{R} = 1

$\bar{S}=\bar{R}=1$

G = 1

$G=1$

D

$D$

Q = D

$Q=D$

— Phil Frost
sumber

Bisakah Anda menjelaskan tabel kebenaran? Saya tidak mengerti mengapa mereka memiliki nilai-nilai itu, di sinilah saya bingung.

— Bob John

Pada dasarnya tabel kebenaran itu seperti ini karena hasil lainnya akan berevolusi ke hasil ini, karena ini adalah satu-satunya hasil yang stabil . Bayangkan apa yang akan terjadi dengan hasil lainnya. Ini akan memengaruhi gerbang sehingga Anda akan mendapatkan hasil ini pada akhirnya.

0

gerbang nand ditentukan akan menjadi 1 jika salah satu inputnya adalah 0.

jadi Q akan menjadi 1 dan meneruskan 1 ini ke sisi bawah gerbang-nand.

lalu bukan dua input nand-gate adalah 1 sehingga Q-bar adalah 0

Anda dapat memeriksa apakah bilah-Q memengaruhi input apa pun.

0

Yang penting untuk disadari adalah bahwa dalam logika CMOS, output selalu didefinisikan dan didorong ke nol atau satu, apa pun di antaranya adalah keadaan sementara. Atur dua output (Q dan Q ') ke salah satu dari empat status "mungkin", maju selangkah maju secara bijaksana dan perbanyak yang satu dan nol melalui sistem dan lihat di mana segalanya beres. Ingatlah bahwa gerbang NAND yang disajikan dengan nol pada salah satu inputnya selalu menghasilkan satu, dan gerbang NAND yang disajikan dengan satu di salah satu inputnya berfungsi seperti inverter yang diterapkan pada input lainnya.

— vicatcu
sumber

0

di sini adalah bentuk gelombang dari Q

Ketika S bar dan Q bar adalah 1. maka Q saat ini tidak berubah yang saya maksud Q (t) = Q (t + 1). Ketika S (bar) = 0 maka Q = 1 dan ketika R (bar) = 0 maka Q = 0

— SW.
sumber