Memberi daya pada perangkat melalui pin GPIO biasanya merupakan ide yang buruk. Dalam rezim daya sangat rendah, mungkin Anda bisa lolos begitu saja, tetapi saya tidak akan merekomendasikan itu kecuali Anda memiliki kendala yang sangat parah.
Anda telah mencatat bahwa Anda telah memeriksa bahwa persyaratan ADC lebih rendah dari kapabilitas drive pin. Itulah yang biasanya banyak orang tidak repot memeriksa. Jika konsumsi dalam batas yang diperlukan, maka Anda mungkin baik-baik saja pada hitungan itu. Namun, pastikan bahwa persyaratan saat ini sementara dari ADC juga terkandung dalam kemampuan drive GPIO. Paling tidak Anda akan memerlukan decoupling yang cukup berat pada pasokan ADC. Ingat fakta bahwa output GPIO bukan jalur suplai impedansi rendah, dan akan lebih lambat untuk menanggapi persyaratan saat ini sementara.
Kedua, karena Anda menggunakan ADC, dan pada saat itu ADC yang tidak dibangun menjadi UC (yang akan menjadi apa yang harus Anda lakukan untuk konsumsi daya yang sangat rendah), saya berasumsi Anda memiliki beberapa persyaratan yang tidak t puas dengan ADC internal. GPIO, bukan menjadi jalur suplai, dan yang lebih penting, menjadi GPIO dari mikrokontroler, pasti akan terkontaminasi oleh setidaknya frekuensi clock dari UC, harmoniknya, dan mungkin subharmonik. Karena Anda juga akan menggerakkan arus besar melaluinya, saya tidak akan terkejut jika efek lain juga masuk. Anda bahkan mungkin akhirnya melihat komponen kecil SPI / I2C / apa yang Anda miliki dalam pasokan, tergantung pada GPIO yang Anda gunakan dan seberapa berat decoupling itu. Jika resolusi ADC dan kinerja noise penting,
FET sisi tinggi adalah taruhan yang jauh lebih baik, dan lebih aman. Anda juga dapat mempertimbangkan menggunakan sejumlah IC terkait daya yang memiliki kontrol Aktifkan, seperti LDO dan sejenisnya. LDO yang dekat dengan pasokan ADC juga dapat membantu meningkatkan kinerja. Namun, perlu diketahui bahwa ini berarti ADC Anda harus berjalan pada tegangan yang sedikit lebih rendah. Ini akan terjadi dengan saklar transistor sederhana juga, dan dengan Rdson FET rendah efeknya, diakui, akan jauh lebih kecil, tetapi itu akan ada.
Satu hal yang harus Anda perhatikan adalah bahwa menghubungkan jalur digital IC yang tidak berdaya ke GPIO dari UC yang didukung bukan ide yang baik. Anda pada akhirnya akan menyalakan ADC Anda melalui IO digitalnya dan menyebabkan perilaku aneh, dan berpotensi berbahaya. Khususnya, saya akan terkejut jika ADC Anda tidak merespons bahkan ketika MATI. Ini mampu menyebabkan degradasi jangka panjang, dan memakan keuntungan dari penghematan daya. Untuk mematikannya dengan baik, Anda harus menggunakan buffer translasi level untuk setiap jalur digital antara keduanya dengan kemampuan untuk menonaktifkan (tristate) output. Ini dapat dilakukan baik menggunakan pin EN, mungkin, atau menggunakan buffer dengan mekanisme lain untuk menonaktifkan (SN74LVC1T45 tristates jika pasokan di satu sisi ditarik ke tanah, misalnya). Apakah skema ini berguna tergantung pada konsumsi buffer dalam keadaan MATI, konsumsi dalam keadaan AKTIF, dan siklus tugas (fraksi waktu Anda ingin mengaktifkannya untuk), dan konsumsi ADC (900uA) yang Anda dapat menghemat dengan melakukan ini. Jika Anda sangat berhati-hati, Anda mungkin dapat menghindari kebutuhan buffer dengan memasang IO UC yang terhubung ke ADC sebelum mematikannya, dan dengan demikian menghasilkan efek yang sama.