Ada apa dengan voltase pengoperasian: 5V, 3.3V, 2.5V, 1.8V, dll

Sirkuit terpadu tampaknya memiliki tegangan standar 5V, 3.3V, 2.5V. 1.8V ...

• Siapa yang memutuskan voltase ini?
• Mengapa perangkat yang lebih kecil membutuhkan voltase lebih rendah?

Tegangan baru sering dipilih untuk memberikan tingkat kompatibilitas dengan apa yang datang sebelumnya.

Level output 3V3 CMOS kompatibel dengan input 5V TTL, misalnya.

VDD yang lebih rendah diperlukan karena geometri gerbang menyusut. Ini mencegah kerusakan pada oksida gerbang CMOS dan meminimalkan kebocoran. Ketika fab beralih dari 0,5um ke 0,35um, gerbang yang lebih tipis hanya bisa menangani potensi hingga 3,6V. Itu menyebabkan persediaan di 3.3V +/- 10%. Dengan beralih ke 0.18um, tegangan dikurangi menjadi 1.8V +/- 10%. Dalam proses terbaru (misalnya 45nm), gerbang terbuat dari dielektrik k tinggi seperti halfnium untuk mengurangi kebocoran.

Itu kombinasi dari beberapa faktor:

• konvensi - lebih mudah untuk merancang sistem ketika chip dipasok dengan tegangan yang sama. Yang lebih penting adalah bahwa tegangan suplai menentukan tingkat tegangan output digital CMOS dan ambang batas tegangan input. Standar untuk komunikasi chip-ke-chip dulu 5V, saat ini 3,3V, meskipun baru-baru ini ada ledakan antarmuka komunikasi serial ayunan tegangan rendah. Anda dapat mengatakan bahwa di sini "industri" memutuskan tegangan suplai.
• Batasan proses pembuatan CMOS - karena transistor MOS menyusut, demikian juga ketebalan bahan isolasi gerbang dan panjang saluran. Akibatnya tegangan suplai harus diturunkan untuk menghindari masalah keandalan atau kerusakan. Untuk menjaga tegangan suplai "nyaman" pada antarmuka I / O (seperti 3.3V - lihat di atas), sel-sel ini dibuat menggunakan transistor yang berbeda (lebih besar dan lebih lambat) dari inti chip. Di sini "hebat" (siapa pun yang merancang proses pembuatan di sana) memutuskan tegangan.
• Konsumsi daya - pada setiap generasi proses, sebuah chip dapat menampung 2x lebih banyak transistor, berjalan pada frekuensi x2 yang lebih tinggi (setidaknya itu benar sampai saat ini) - jika tidak ada yang dilakukan yang memberikan 2 * 2 = 4 kali peningkatan konsumsi daya per unit area. Untuk menguranginya, tegangan suplai adalah (atau sedang) diperkecil secara proporsional ke ukuran transistor, menyisakan 2x peningkatan daya / unit area. Di sini suara desainer chip itu penting.

Baru-baru ini gambar menjadi lebih rumit - tegangan suplai tidak dapat dengan mudah diturunkan karena gain transistor intrinsik terbatas. Gain ini menghadirkan tradeoff (pada tegangan pasokan yang diberikan) antara resistansi "on" dari saluran transistor, yang membatasi kecepatan switching, dan resistansi "off" yang menyebabkan kebocoran arus melaluinya. Itu sebabnya tegangan suplai inti menetap di sekitar 1V yang menyebabkan kecepatan chip IC digital baru tumbuh lebih lambat dan konsumsi daya mereka tumbuh lebih cepat daripada sebelumnya. Hal-hal menjadi semakin buruk jika Anda mempertimbangkan variabilitas proses manufaktur - jika Anda tidak dapat memposisikan transistor dengan cukup memindahkan tegangan ambang batas (dan ketika transistor semakin kecil itu menjadi sangat sulit) margin antara resistensi "on" / "off" menghilang.

Tegangan muncul mengikuti pola:

• 3.3v = 2/3 dari 5v
• 2.5v = 1/2 dari 5v
• 1.8v = ~ 1/3 dari 5v (1.7 akan lebih dekat ke 1/3, ini sepertinya satu-satunya yang aneh)
• 1.2v = 1/4 dari 5v

" Mengapa perangkat yang lebih kecil membutuhkan voltase lebih rendah ?" IC yang lebih kecil memiliki permukaan lebih sedikit untuk menghilangkan panas. Setiap kali sedikit beralih di suatu tempat di IC, kapasitor harus diisi atau dikosongkan (yaitu kapasitansi gerbang transistor CMOS). Meskipun transisotr dalam IC digital biasanya sangat kecil, ada banyak dari mereka, sehingga masalah ini tetap penting. Energi yang disimpan dalam kapasitor sama dengan 0,5 * C * U ^ 2. Dua kali tegangan akan menyebabkan 2 ^ 2 = 4 kali energi yang harus digunakan untuk setiap gerbang MOSFET. Oleh karena itu, bahkan langkah kecil dari, katakanlah, 2.5V ke 1.8V akan membawa peningkatan yang signifikan. Itu sebabnya perancang IC tidak hanya bertahan pada 5V selama beberapa dekade dan menunggu sampai teknologi siap menggunakan 1.2V, tetapi menggunakan semua level tegangan lucu lainnya di antaranya.

Jawaban singkat: Geeks di TI mengatakan demikian, dan semua orang mengikuti dengan membuat produk yang kompatibel atau bersaing.

5 Volts dipilih untuk kekebalan kebisingan . Chip awal adalah babi listrik, yang menyebabkan riak pada catu daya setiap kali sesuatu beralih sehingga perancang akan berusaha mengatasinya dengan meletakkan kapasitor pada pin pasokan setiap chip. Meski begitu, headroom ekstra 2,4 volt memberi mereka bantal untuk tidak masuk ke area terlarang antara 0.8V dan 2.2V. Juga, transistor menyebabkan penurunan tegangan ~ 0,4 V hanya dengan operasinya.

Tegangan suplai telah menurun untuk memperpanjang usia baterai, dan karena chip mati telah menyusut untuk membuat perangkat portabel Anda lebih kecil dan lebih ringan. Semakin dekat jarak komponen pada chip menuntut tegangan yang lebih rendah untuk mencegah pemanasan yang berlebihan dan karena tegangan yang lebih tinggi dapat melewati isolasi yang lebih tipis.

Siapa pun yang membuat IC memutuskan voltase yang dibutuhkannya.

Di masa lalu seseorang mulai menggunakan 5V untuk logika digital dan itu macet untuk waktu yang lama, terutama karena jauh lebih sulit untuk menjual chip yang membutuhkan 4V ketika semua orang merancang dengan banyak chip yang berjalan pada 5V.

iow: Alasan mengapa semua orang cenderung menggunakan voltase yang sama bukanlah masalah mereka semua memilih proses yang sama karena mereka tidak ingin dikutuk karena menggunakan voltase "tidak biasa" oleh para desainer yang menggunakan chip mereka.

Mengalihkan sinyal pada kecepatan tertentu membutuhkan lebih banyak daya jika tegangannya lebih tinggi, jadi dengan kecepatan yang lebih tinggi Anda memerlukan voltase yang lebih rendah untuk menjaga arus turun, itu sebabnya sirkuit modern yang lebih cepat, lebih padat, cenderung menggunakan voltase lebih rendah daripada chip lama.

Banyak chip bahkan menggunakan 3.3V untuk i / o dan tegangan yang lebih rendah, seperti 1.8V untuk inti internal.

Perancang chip tahu bahwa 1.8V adalah tegangan aneh dan akan sering memiliki regulator internal untuk menyediakan tegangan inti untuk chip itu sendiri, sehingga desainer tidak perlu menghasilkan tegangan inti.

Untuk contoh situasi tegangan ganda, lihat ENC28J60 yang beroperasi pada 3.3V, tetapi memiliki regulator 2.5V internal.

Tegangan ditentukan oleh fisika bahan (bahan semikonduktor) dan proses yang digunakan dalam pembuatan chip. (Saya harap saya menggunakan istilah yang tepat di sini ...) Berbagai jenis semikonduktor memiliki voltase celah yang berbeda - pada dasarnya voltase yang 'mengaktifkan' mereka. Mereka juga dapat mengoptimalkan struktur chip untuk memungkinkan tegangan yang lebih rendah untuk bekerja lebih andal ketika mereka melakukan tata letak (saya percaya).

Bukan karena perangkat yang lebih kecil membutuhkan voltase yang lebih rendah, ini adalah bahwa mereka telah mendesainnya untuk menggunakan voltase yang lebih kecil karena voltase yang lebih sedikit berarti lebih sedikit pembuangan panas dan kemungkinan operasi yang lebih cepat. Lebih mudah memiliki sinyal clock 10MHz jika hanya perlu antara 0V dan 1.8V.