Saya memiliki LDO negatif (-5V dari -5.5V ke -10V) yang membutuhkan kapasitor tantalum atau aluminium. Saya bertanya-tanya mengapa itu tidak bisa menggunakan kapasitor keramik? Apakah ada alasan khusus untuk ini?
Regulator adalah TC59 ( lembar data ).
(Koreksi: regulator yang awalnya saya berikan stabil dengan keramik, yang ini tidak.)
Jawaban:
keramik harus bekerja selama Anda memenuhi persyaratan dalam lembar data: 0.1ohm <esr <5ohm dan srf> 1mhz.
Mungkin lebih mudah untuk menemukan properti-properti itu dalam topi tantalum, terutama pada tahun 2002 ketika lembar data itu dirilis.
EDIT: Beberapa info lebih lanjut tentang stabilitas LDO dan mengapa ESR harus jatuh dalam kisaran tertentu.
LDO generik bekerja dengan membandingkan tegangan output ke referensi tegangan internal dengan penguat kesalahan dan menggerakkan transistor PNP untuk memperbaiki kesalahan ini.
Masalahnya muncul ketika Anda melihat pergeseran fasa dan gain loop dari jalur umpan balik ini. Penguat kesalahan dan beban yang digerakkan keduanya berkontribusi pada respons frekuensi loop umpan balik. Tiang-tiang ini bertindak sebagai filter low-pass yang mengakibatkan gain loop menurun seiring meningkatnya frekuensi. Seperti kita ketahui, sebuah kutub juga memperkenalkan pergeseran fase negatif. Jika pergeseran fase ini dibiarkan mencapai -180deg, loop umpan balik menjadi tidak stabil dan LDO akan terombang-ambing.
Apakah ini berarti bahwa setiap kali amp kesalahan mencoba untuk mengkompensasi kesalahan hasil koreksi adalah 180 derajat keluar dari fase, atau terbalik, akibatnya amp kesalahan pada dasarnya dilemparkan untuk loop dan mulai membuat koreksi sebaliknya yang seharusnya membuat, menghasilkan ketidakstabilan liar.
Untuk menghindari situasi ini, kita perlu mencegah pergeseran fase di loop umpan balik dari menjadi -180deg, sebenarnya kita hanya perlu menjaga agar tidak mencapai -180deg di kawasan yang LDO dapat menghasilkan keuntungan> 1 sebagai respon teredam dari sistem melewati titik ini akan mencegah osilasi. Frekuensi ini didefinisikan oleh titik gain-gain dari transistor PNP pass.
Cara kita mencegah pergeseran fase ini adalah dengan menggunakan kapasitor dengan ESR di wilayah tertentu. Kapasitansi akan menggeser kutub yang diciptakan oleh beban, tetapi yang lebih penting ESR akan memberikan frekuensi nol lebih tinggi. Pada dasarnya Anda telah menambahkan filter pass tinggi ke loop umpan balik. Pergeseran fase yang diperkenalkan oleh ESR akan bekerja untuk menetralkan pergeseran fase yang diperkenalkan pada frekuensi yang lebih rendah oleh kutub dari ampli kesalahan dan beban.
Alasan bahwa ESR harus berada dalam kisaran tertentu adalah bahwa jika terlalu rendah, nol yang berkontribusi pada respons frekuensi akan ditempatkan dalam frekuensi yang sangat tinggi, di atas titik gain-gain dari transistor pass. Akibatnya tidak efektif dalam memastikan perubahan fase loop umpan balik tidak mencapai -180deg sebelum frekuensi gain-kesatuan.
Jika ESR terlalu tinggi, frekuensi nol akan sangat rendah. Ada kutub lain dalam respons frekuensi yang dibuat oleh parasitics dari pass transistor, jika nol dari kapasitor ESR frekuensi terlalu rendah, kutub ini akan tercapai sementara kami masih memiliki gain> 1, ini akan membatalkan efek dari ESR nol dan kami kemungkinan akan mencapai -180deg fase sebelum kita mencapai gain satu.
Semua yang mengatakan, masalah ini menunjukkan desain LDO yang lebih tua. Banyak / Kebanyakan / Semua desain baru termasuk kompensasi internal tambahan dalam loop umpan balik yang memisahkan stabilitas LDO dari spesifikasi ESR dari kapasitor output.
Kapasitor keramik dengan sifat-sifat tersebut harus OK.