Hampir semua vendor FPGA akan melakukannya. Ini seperti Intel vs AMD ... ada perbedaan antara Xilinx dan Altera, tetapi mereka sangat mirip dalam hal fungsionalitas. Beli kit pengembangan apa pun yang ada dalam kisaran harga Anda - Saya pribadi menyukai Spartan 3's dari Xilinx - dan jalankan dengan itu.
Mengenai jumlah gerbang, kit dev biasanya akan sangat besar, semoga jauh lebih besar dari yang Anda butuhkan. Saat Anda bersiap untuk pindah ke PCB Anda sendiri, alat sintesis akan memperkirakan berapa banyak gerbang yang dibutuhkan desain Anda. Anda dapat menggunakan ini untuk memilih FPGA yang lebih kecil, meskipun Anda mungkin menemukan bahwa kendala paket (QFP vs BGA) juga memainkan peran penting.
Dengan teknik desain yang tepat, kecepatan jam tidak akan menjadi masalah. Bahkan, Anda biasanya dapat menggunakan kristal berkecepatan relatif rendah, seperti 12 MHz, dan FPGA dapat mensintesis jam yang jauh lebih cepat (atau banyak jam lebih cepat!) Jika Anda benar-benar khawatir tentang penambahan berlipat ganda, saya tahu seri Virtex4 memiliki irisan DSP khusus yang dapat mempercepat perhitungan tersebut. Tetapi FPGA paralel secara masif, jadi Anda tidak perlu terlalu banyak MHz untuk melakukan banyak pekerjaan.
Saya pasti akan tetap dengan titik tetap jika Anda bisa. Dimungkinkan untuk melakukan floating point, dan Xilinx bahkan memiliki Core Generator yang akan memberi Anda inti floating point, tetapi fixed point akan menjadi jalan, jauh lebih cepat, dan akan membutuhkan gerbang yang jauh lebih sedikit. Keuntungan lain adalah Anda dapat melakukan beberapa titik tetap yang aneh; Anda dapat menggunakan bit sebanyak yang Anda inginkan, itu tidak harus menjadi hitungan bit kekuatan-of-2, dan / atau Anda dapat menggunakan titik tetap yang lebih besar untuk tahap menengah.
Cara terbaik untuk memulai dengan FPGA? Temukan kelas atau seminar atau sesuatu. Jika Anda tidak terbiasa dengan teknologi, alat pengembangan akan sangat membingungkan, karena ada banyak hal yang bisa salah. Alat untuk MCU jauh lebih memaafkan dan membutuhkan keintiman kurang dengan arsitektur yang mendasarinya.
Oh, dan Anda harus membaca lembar data FPGA, dari depan ke belakang.