Jawaban:
Saya berasumsi Anda tidak menyinggung diskusi filosofis yang lebih dalam tentang informasi, kekuatan dan entropi, tetapi Anda hanya tertarik pada aspek praktis.
Sederhananya, sirkuit digital perlu mengukur input, mendigitalkannya, menjalankannya melalui semacam pemrosesan dan kemudian mengubah output menjadi sinyal listrik lagi. Sirkuit digital tidak dapat secara langsung memanipulasi sinyal listrik analog. Anda memiliki latensi tambahan karena konversi sinyal.
Anda dapat berhenti membaca di sini jika ini menjawab pertanyaan Anda.
Dari sudut pandang yang lebih filosofis / fisik, di hampir semua sirkuit Anda sebenarnya tidak berusaha memanipulasi energi listrik (itulah yang dilakukan oleh elektronika daya), tetapi Anda mencoba memanipulasi informasi. Dalam hal ini, secara teknis sama sekali tidak benar bahwa analog lebih cepat daripada digital. Mengapa? Ya, jalur sinyal analog adalah pemroses informasi non-analog: tidak ada yang namanya opamp sempurna atau buffer sempurna, semuanya memiliki efek parasit yang perlu Anda filter atau singkirkan. Terutama pada kecepatan sangat tinggi, itu menjadi masalah nyata bahkan untuk membangun kawat yang andal mentransfer tegangan. Pemrosesan digital memisahkan aspek listrik dari informasi: setelah digitalisasi inputnya, sinyal ada sebagai bentuk informasi yang sangat murni.
Meskipun Anda dihukum dengan dua tahap konversi, di antara ADC dan DAC Anda dapat menggunakan banyak trik pemrosesan untuk mempercepat kecepatan pemrosesan dan biasanya jauh melampaui kinerja prosesor sinyal analog murni. Sebuah contoh yang bagus untuk ini adalah revolusi modem digital di telepon seluler, yang sekarang beroperasi sangat dekat dengan batas teoritis pemrosesan informasi (puluhan persyaratan energi pJ / bit), sedangkan belum lama berselang modem GSM murni membutuhkan modem pesanan pesanan besar lebih banyak silikon dan saya pikir 5 atau 6 kali lipat lebih banyak energi pemrosesan.
Proses digital secara inheren menambahkan sejumlah latensi karena peristiwa yang terjadi antara dua siklus clock tidak dapat diproses hingga yang berikutnya dan, untuk menghindari masalah dengan peristiwa yang terjadi sangat dekat dengan batas siklus clock, hal-hal sering dirancang sedemikian rupa sehingga peristiwa tidak akan berlaku sampai siklus jam kedua setelah mereka (mencoba untuk memutuskan dengan cepat apakah suatu peristiwa terjadi sebelum atau setelah batas siklus clock sering mengejutkan sulit, bahkan jika panggilan dekat dapat diputuskan dengan cara yang baik; dapat menunda keputusan untuk siklus jam ekstra membuat segalanya lebih mudah). Namun itu biasanya hanya sebagian kecil dari latensi yang diamati di banyak sistem digital.
Faktor yang lebih besar dalam latensi sistem digital berkisar pada fakta bahwa karena berbagai alasan banyak sistem dapat memproses potongan data yang besar dengan lebih efisien daripada yang kecil. Misalnya, walaupun dimungkinkan untuk merekam aliran data audio stereo 44KHz dengan menginterupsi prosesor 88.200 kali / detik, itu akan mengharuskan prosesor menghentikan apa pun yang dilakukannya 88.200 kali / detik, simpan semua registernya, alihkan ke interruptnya konteks, ambil sampel, beralih kembali, dll. Bahkan interupsi masuk dan keluar masing-masing hanya membutuhkan satu mikrodetik, sistem akan menghabiskan 22% waktunya untuk masuk dan keluar dari interupsi daripada melakukan sesuatu yang bermanfaat. Jika sistem menggunakan perangkat keras untuk melakukan buffer grup dari 512 sampel (256 dari setiap saluran) dan memberitahukan prosesor ketika masing-masing kelompok siap,
Perhatikan bahwa mengambil grup dengan 256 sampel per saluran mungkin tidak terdengar seperti penundaan (sekitar 6ms), jika sinyal melewati beberapa perangkat dan masing-masing menginduksi penundaan seperti itu, penundaan dapat bertambah. Lebih lanjut, jika ada tahapan yang dilewati sinyal menggunakan segala jenis pembagian waktu variabel, penundaan mungkin variabel. Melewati data audio real-time melalui saluran yang terkadang memiliki waktu tunda yang lebih lama daripada waktu lain akan menyebabkan "warbling" atau "guncangan" yang nyata setiap kali penundaan berubah. Untuk mencegahnya, beberapa sistem menandai blok-blok data audio dengan cap waktu yang menunjukkan kapan mereka ditangkap, dan memiliki penerima akhir data digital yang akan mengubahnya kembali ke bentuk analog, menahannya hingga sejumlah waktu berlalu sejak ia ditangkap . Jika penerima akhir menunda hingga satu detik setelah penangkapannya, maka variasi penundaan di berbagai bagian perjalanan tidak akan memengaruhi output kecuali jika totalnya lebih dari satu detik. Jika satu angka yang keterlambatan pengiriman acak akan sering terjadi tetapi penundaan yang lebih lama akan jarang terjadi, meningkatkan penundaan sebelum keluaran penerima akhir audio akan mengurangi frekuensi gangguan yang dapat didengar, tetapi juga berarti bahwa suara tidak akan keluar segera karena kalau tidak bisa.
Selain itu, sistem digital cenderung clock - efeknya, mengukur waktu, yang berarti bahwa peristiwa digital tidak menyebar hingga waktu jam berikutnya.