Mengapa meletakkan resistor secara seri dengan garis sinyal?

Banyak kali di sirkuit saya melihat sebuah resistor ditempatkan secara seri dalam garis sinyal dan kadang-kadang bahkan seri dengan garis VDD MCU. Apakah niat ini untuk memuluskan kebisingan di telepon? Bagaimana ini berbeda dari menggunakan topi kecil, seperti 0,1 μF untuk melakukan hal yang sama?

Dua alasan umum adalah integritas sinyal dan pembatasan saat ini dalam konversi tingkat malas.

Untuk integritas sinyal, ketidaksesuaian impedansi saluran transmisi yang dibentuk oleh jejak PCB dan komponen yang terpasang dapat menyebabkan pantulan transisi sinyal. Jika ini dibiarkan memantul bolak-balik sepanjang jejak yang memantulkan ketidakcocokan di akhir untuk banyak siklus sampai mereka mati, sinyal "berdering" dan dapat disalahartikan baik dengan tingkat atau sebagai transisi tepi tambahan. Biasanya pin output memiliki impedansi lebih rendah dari jejak dan pin input impedansi lebih tinggi. Jika Anda meletakkan resistor seri dengan nilai yang sesuai dengan impedansi saluran transmisi pada pin output, ini akan secara instan membentuk pembagi tegangan dan tegangan muka gelombang yang melewati saluran akan menjadi setengah dari tegangan output. Pada sisi penerima, impedansi input yang lebih tinggi pada dasarnya terlihat seperti rangkaian terbuka, yang akan menghasilkan pantulan dalam fase yang menggandakan tegangan sesaat kembali ke aslinya. Tetapi jika pantulan ini dibiarkan mencapai kembali ke keluaran impedansi rendah dari pengemudinya, ia akan memantul keluar dari fase dan secara konstruktif mengganggu, mengurangi lagi dan menghasilkan dering. Sebaliknya itu diserap oleh resistor seri pada driver yang dipilih agar sesuai dengan impedansi saluran. Pemutusan sumber seperti itu bekerja cukup baik dalam koneksi point-to-point, tetapi tidak begitu baik pada koneksi multipoint. Sebaliknya itu diserap oleh resistor seri pada driver yang dipilih agar sesuai dengan impedansi saluran. Pemutusan sumber seperti itu bekerja cukup baik dalam koneksi point-to-point, tetapi tidak begitu baik pada koneksi multipoint. Sebaliknya itu diserap oleh resistor seri pada driver yang dipilih agar sesuai dengan impedansi saluran. Pemutusan sumber seperti itu bekerja cukup baik dalam koneksi point-to-point, tetapi tidak begitu baik pada koneksi multipoint.

Pembatasan saat ini dalam terjemahan tingkat malas adalah alasan umum lainnya. Teknologi CMOS IC dari berbagai generasi memiliki voltase operasi optimal yang berbeda, dan mungkin memiliki batas kerusakan yang ditentukan oleh ukuran fisik transistor yang kecil. Selain itu, mereka tidak dapat secara alami mentolerir input pada tegangan yang lebih tinggi daripada pasokannya. Jadi sebagian besar chip dibangun dengan dioda kecil dari input ke suplai untuk melindungi terhadap tegangan lebih. Jika mengendarai bagian 3.3v dari bagian 5v (atau lebih mungkin hari ini, mengendarai bagian 1.2 atau 1.8 v dari sumber 3.3v) tergoda untuk hanya mengandalkan dioda tersebut untuk menjepit tegangan sinyal ke kisaran yang aman. Namun, mereka sering tidak dapat menangani semua arus yang berpotensi bersumber dari output tegangan yang lebih tinggi, sehingga resistor seri digunakan untuk membatasi arus melalui dioda.

Ya, integritas sinyal adalah alasannya. Menggunakan topi akan banyak memperlambat ujung dan tidak bersih. Buku standar tentang subjek ini adalah Desain Digital Kecepatan Tinggi: Buku Pegangan Ilmu Hitam . Sebagai aturan praktis, 22,1 ohm biasanya digunakan sebagai titik awal. Anda dapat menggunakan alat simulasi integritas sinyal seperti HyperLynx Mentor Graphics 'untuk mendapatkan analisis yang lebih baik sebelum papan dibangun.

Di jalur VDD itu bukan alasannya. Beberapa orang mungkin meletakkan resistor milliohm di sana untuk mengukur daya, kemudian menggantinya dengan 0 ohm untuk produksi. Lainnya, terutama analog dapat menempatkan filter RC di sana untuk menghilangkan kebisingan.

Pada jenis produk apa? Pada bagian konsumen, itu mungkin untuk integritas sinyal (Lihat jawaban Brian).

Pada alat pengembangan, itu mungkin untuk membatasi saat ini. Saya sering menjatuhkan resistor 470-ohm pada saluran sinyal untuk proyek saya untuk saluran data yang terhubung ke modul eksternal. Arus yang ditarik oleh input digital tidak cukup untuk menyebabkan penurunan tegangan utama pada resistor ini. Pembatasan saat ini berarti bahwa tidak ada (biasanya) yang naik dalam asap jika saya membuat kesalahan dalam menghubungkan barang-barang, atau jika ada sesuatu yang lebih pendek dari koneksi pada papan yang terbuka. Ini berbeda dari topi karena topi akan menarik banyak arus di tepi digital (untuk waktu yang singkat tapi kadang-kadang tidak dapat diabaikan), memiliki efek berlawanan dari resistor.

Saya tidak yakin apakah ini yang Anda bicarakan, tetapi sebuah resistor bertubuh kecil (<100 ohm) dapat ditempatkan pada output op-amp yang menggerakkan garis panjang, sehingga beban kapasitif tidak menyebabkan penguat untuk berosilasi.

Ini juga dapat digunakan untuk memastikan bahwa dua amplifier memiliki impedansi keluaran yang sama persis, untuk membuat garis seimbang yang menolak gangguan.

Dua jawaban lagi:

1. Menambahkan resistor ke saluran dapat membatasi aliran arus yang merusak yang jika tidak akan dihasilkan dari transien tegangan tinggi pendek, seperti yang disebabkan oleh pelepasan elektrostatik (ESD).
2. Sebuah resistor bernilai rendah yang sejalan dengan input catu daya ke sebuah chip akan menjatuhkan tegangan yang sebanding dengan arus pasokan chip. Jika seseorang mengetahui nilai resistor, seseorang dapat menghubungkan meter, mengukur tegangan, dan menyimpulkan arus, tanpa mengganggu operasi rangkaian. Rangkaian akan bekerja sama dengan atau tanpa meter yang dibutuhkan. Sebaliknya, jika papan memiliki titik koneksi untuk ammeter secara seri dengan suplai, akan perlu untuk memperpendek hubungan tersebut setiap kali mater tidak ada.

Saya telah melihat Xilinx FPGA, yang diprogram untuk menggerakkan multiplexor baris / kolom analog CMOS pada sebuah imager, buang multiplexor karena sub-nanosecond digital edge Xilinx pergi JAUH DI BAWAH, dan JAUH DI ATAS VDD. Ini dapat diamati dengan probe 1pF dengan kecepatan 900MHz (probe aktif fet P6201, lama usang). Probe lambat 13pF normal Anda tidak menunjukkan overshoot. Saya diarahkan, oleh orang-orang dengan pengalaman bertahun-tahun di bidang ini, untuk menempatkan resistor 1Kohm di masing-masing kabel 6 "(sekitar 15 dari kabel ini) dari Xilinx ke multiplexor. Hasilnya? Gambar yang bagus, dengan banyak offset / gain error, muncul. Beberapa koreksi pelat panas-dingin ditambahkan, dan Anda bisa melihat panas jari Anda merendam melalui selembar kertas. Apa yang terjadi? Dioda perlindungan, diharapkan untuk menyerap hit ESD dari kedua polaritas, diaktifkan selama sub-nanosecond di bawah / overshoots. Jadi jutaan kali per detik, muatan disuntikkan ke dalam substrat dan sumur CMOS, mengganggu perilaku digital dan mungkin sinyal analog jika didorong ke GRD / rel oleh aliran muatan tak terduga yang membutuhkan jalur kembali ke rumah. Saya telah membantu dalam debugging sirkuit CMOS lain, di mana hanya satu gerbang logika marah selama tes ESD, karena tidak adakontak pengumpulan-biaya lokal ke dalam sumur / substrat.

Hati-hati dengan resistor di jalur vdd. Jika Anda tidak hati-hati mengukur tutup dengan benar, Anda mungkin berakhir dengan riak pada pasokan feed ke perangkat yang mungkin memiliki efek drtrimental pada operasi.

Kadang-kadang resistor, atau beban lain, ditambahkan secara paralel ke input digital diskrit untuk mengimbangi kapasitansi yang didistribusikan dalam kabel input panjang. Pertimbangkan kasus di mana sakelar bidang di ujung kabel terlindung jangka panjang, memiliki konduktor panas dan kembali. ujung pasangan kabel memiliki 120 vac Line dan sisi kembalinya ke input dari PLC, DCS, atau perangkat digital lainnya. Berdasarkan nilai-nilai ini: - Tegangan suplai - Kapasitansi kabel - Impedansi perangkat input digital - Tegangan input perangkat Digital Anda dapat menghitung jarak aman maksimum untuk menjalankan kabel sehingga input akan mati ketika sakelar dibuka.
Impedansi kabel, dan perangkat input membentuk pembagi tegangan yang dapat menyebabkan tegangan pada input lebih tinggi dari ambang, bahkan dengan sakelar terbuka.