Memilih tata letak PCB SDRAM

Saya sedang mengerjakan proyek dengan STM32F429 yang cukup baru dalam paket LQFP208.

Saya perlu menyolder beberapa prototipe pertama sendiri karena alasan anggaran rendah. Saya memilih paket ini sehingga saya bisa memeriksa diri saya sendiri jika ada masalah karena routing / firmware atau hanya masalah penyolderan.

Dalam proyek ini ada LCD, CAMERA, ULPI dan bus SDRAM 32b plus beberapa antarmuka yang lebih lambat.

FMC BUS hanya akan digunakan untuk SDRAM, tidak ada memori lain yang diperlukan untuk proyek ini.

Tumpukan PCB adalah standar 4 Layer S-GND-VCC-S.

Saya butuh saran untuk apa yang akan menjadi pendekatan terbaik untuk rute antarmuka SDRAM / MCU.

Di sini ada 2 desain berbeda yang bisa dilakukan:

Meninggalkan satu akan menjadi yang terbaik untuk memiliki jejak yang sangat pendek, tetapi tidak akan meninggalkan terlalu banyak ruang untuk pencocokan panjang, tidak benar-benar diperlukan karena penundaan propagasi yang sangat rendah untuk jejak pendek). LCD / ULPI / CAMERA bus dapat dialihkan secara eksternal dengan banyak masalah.

Yang benar bisa lebih baik, jejak sedikit lebih lama tetapi banyak ruang untuk pencocokan panjang, dan masih tidak diperlukan pemutusan. Bus LCD / ULPI / CAMERA akan dialihkan secara eksternal tetapi mereka akan memenuhi bus SDRAM di banyak titik sehingga jumlah vias akan ditingkatkan pada bus ini dan tata letak akan jauh lebih rumit!

EDIT:

Perakitan kedua belah pihak adalah suatu keharusan karena beberapa isi lainnya.

Bisakah Anda menjelaskan yang mana yang akan Anda pilih dan mengapa?

EDIT2:

Saya memilih yang kiri setelah mengisi PCB, jadi tidak ada terlalu banyak ruang untuk yang benar.

Ini adalah hasil awal.

Saran masih diterima untuk memperbaiki tata letak:

EDIT3:

Menambahkan Power dan Ground vias:

Terima kasih!

Saya akan memilih opsi yang tepat untuk kemudahan perakitan. Satu sisi juga akan lebih murah jika Anda pergi ke manufaktur skala yang lebih besar.

Satu-satunya alasan saya memilih opsi kiri adalah batasan ukuran.

100 MHz SDR SDRAM tidak benar-benar membutuhkan pencocokan panjang. Anda dapat dengan mudah pergi dengan opsi yang tepat. Itulah yang saya lakukan.

Saya akan memilih yang kiri, dan sebenarnya saya sudah mengarahkannya seperti itu di PCB saya pertama kali, tetapi pada akhirnya saya mengubah desain menjadi tata letak di sebelah kanan tetapi dengan RAM di lapisan bawah. Aturan praktis saya adalah:

• Merutekan semua trek dengan jumlah vias dan lapisan yang sama: ini membantu membuatnya hampir diabaikan dalam perhitungan saluran transmisi. Dalam kasus saya, setiap trek memiliki satu, dan hanya, melalui dan pergi dari lapisan atas ke lapisan bawah. AFAIK ini lebih penting daripada memiliki panjang garis disetel.

• Jaga port daya RAM sejauh mungkin dari MCU. Ini BISA menjadi masalah selama DRAM menyegarkan dan jika kecepatan koneksi sangat tinggi, karena transien arus yang sangat cepat dapat menurunkan catu daya pada STM Anda.

• Setiap port daya harus memiliki kapasitor sendiri, dengan viasnya sendiri. Ini membantu decoupling transien cepat. (Saya melihat Anda melakukannya juga!)

Saya dapat menambahkan bahwa ini adalah proyek kecepatan relatif pertama saya dan saya hanya seorang siswa EE dengan pengalaman hanya di sirkuit daya. Saya mendasarkan jawaban saya pada apa yang saya pelajari di universitas dalam kursus yang saya lakukan tahun lalu.

Semoga ini bisa membantu, saya ingin tahu apakah desain Anda berfungsi: pilihan favorit saya adalah yang kiri, tetapi saya tidak memilihnya dalam desain akhir karena ketidakpastian pada masalah pasokan daya yang mungkin (atau mungkin tidak !! ) muncul.