2
Apakah mungkin membuat filter IIR dalam FPGA yang clock pada frekuensi sampel?
Pertanyaan ini adalah tentang menerapkan filter IIR dalam FPGA dengan irisan DSP, dengan kriteria yang sangat spesifik. Katakanlah Anda membuat filter tanpa ketukan ke depan dan hanya 1 ketuk terbalik, dengan persamaan ini: y[ n ] = y[ n - 1 ] ⋅ b 1 + x [ n ]y[n]=y[n-1]⋅b1+x[n]y[n] …