Mengapa ST merekomendasikan kapasitor decoupling 100 nF untuk MCU 72 MHz? (Dan bukan 10 nF.)

Saya telah membaca tentang decoupling kapasitor, dan sepertinya saya tidak mengerti mengapa ST merekomendasikan kapasitor decoupling 100 nF pada mikrokontroler ARM 72 MHz.

Biasanya kapasitor decoupling 100 nF hanya efektif hingga sekitar 20-40 MHz karena resonansi. Saya pikir topi decoupling 10 nF lebih cocok karena resonansi mereka lebih dekat ke 100 MHz.

(Jelas, itu tergantung pada paket dan induktansi, tetapi itu hanya nilai rata-rata dari apa yang saya lihat.)

Menurut datasheet STM32F103, ST merekomendasikan kapasitor 100 nF pada V _DD dan 10 nF pada VDDA. Mengapa demikian? Saya akan berpikir saya harus menggunakan 10 nF pada V _DD juga.

Rekomendasi ST Impedansi Kapasitor

stm32 impedance decoupling-capacitor

— Mike
sumber

Seberapa cepat Anda dapat mengaktifkan I / O pada salah satu perangkat ini. Pasti tidak akan di 72MHz. Perhatikan juga penggunaan tutup 10nF pada pin yang lebih kritis dan juga perhatikan pengatur tegangan yang memberi makan inti.

— Andy alias

Apa itu "AVDD"? Apakah maksud Anda "VDDA"?

— Peter Mortensen

Jawaban:

Tiga hal yang harus Anda perhatikan:

1) Sebagian besar rekomendasi memotong dalam lembar data dan catatan aplikasi cukup acak menurut pendapat saya. Anda mungkin dengan mudah menjadi insinyur yang lebih baik daripada orang yang menulis catatan aplikasi :-). Lembar data yang lebih baik akan berbicara tentang seberapa rendah impedansi Anda sebagai desainer papan harus berikan dan berapa frekuensi. Saya menulis tentang ini di sini .

2) Sebagian besar induktansi parasit berasal dari induktansi pemasangan Anda (jejak dan melalui panjang) dan bukan kapasitor itu sendiri. Inilah sebabnya mengapa Anda menginginkan paket yang lebih kecil daripada nilai yang lebih kecil. Ini juga mengapa Anda ingin mendapatkan vias berdekatan dan menggunakan pesawat power / ground yang digabungkan dengan erat.

3) Ada kemungkinan bahwa chip memiliki beberapa bypass sebagai bagian dari paket dan mati, tetapi idealnya harus dirinci dalam datasheet sebelum Anda dapat memanfaatkannya (kembali ke poin pertama saya). Jika tidak (dan ini kemungkinan), Anda dapat mencoba mengukurnya sendiri, seperti yang saya tunjukkan di sini .

Anda mungkin ingin menggunakan sesuatu seperti pdntool.com untuk memilih kombinasi kapasitor bypass terbaik berdasarkan kebutuhan impedansi dan frekuensi Anda. Metode ini telah bekerja dengan andal untuk banyak proyek selama 15+ tahun terakhir.

Saya alasan untuk memasang posting blog saya sendiri di sini, tetapi itu jauh lebih cepat bagi saya untuk menemukan referensi yang saya butuhkan. Jangan ragu untuk bertanya lebih banyak.

— Rolf Ostergaard
sumber

"1) Sebagian besar rekomendasi memotong dalam lembar data dan catatan aplikasi cukup acak." Bukti? apakah Anda memiliki pengetahuan rahasia di dalam konspirasi global untuk membuat orang menggunakan topi pintas yang salah, dipromosikan oleh perusahaan "topi besar".

— placeholder

Ha ha. Nah Anda melihat hal-hal seperti "sedekat mungkin". Apakah itu teknik padat - atau "cukup acak"? Bagi saya rekomendasi yang solid akan berbicara tentang seberapa rendah impedans seharusnya dan berapa frekuensi atau sesuatu seperti itu. Seperti dijelaskan di sini: ee-training.dk/tip/good-pdn-low-impedance-to-infinity.htm

— Rolf Ostergaard

Yah saya tidak perlu membaca terlalu jauh di posting blog itu "Frekuensi yang bahkan lebih tinggi sebenarnya dapat ditangani pada tingkat mati juga, tetapi ini tidak dapat diukur pada tingkat papan karena induktansi yang saling berhubungan pada paket mungkin terlalu tinggi. " yang cukup memberitahuku.

— placeholder

Apa yang kamu katakan ini? Anda benar - sulit untuk mengukur ini dari level papan. Tetapi tanpa informasi tentang ini dalam lembar data juga sulit untuk membenarkan merancang apa pun berdasarkan harapan bahwa itu ada.

— Rolf Ostergaard

Saya mendasarkan ini pada pengalaman dari banyak lembar data yang berbeda. Saya juga menyadari bahwa ini mungkin lebih merupakan pendapat daripada fakta yang ingin saya buktikan, jadi saya mengubah kata-kata dalam jawaban untuk mencerminkan hal itu. Anda berhak mendapat pendapat lain.

— Rolf Ostergaard

Alasan yang mungkin, dan di sini saya membuat tebakan yang berpendidikan - karena saya tidak mendesain chip itu, adalah bahwa ST telah memasukkan beberapa tutup by-pass berkualitas tinggi pada chip dengan menggunakan area cadangan pada cetakan. Kapasitansi ini berkualitas sangat tinggi, resonansi sangat tinggi dan induktansi sangat kecil. Apa yang umum adalah menggunakan gerbang, baik dan bahkan kapasitansi lapisan logam, ini mengurangi persyaratan kapasitor off-chip yang meningkatkan kemungkinan keberhasilan pelanggan.

— placeholder
sumber