Mengapa MOSFET dipicu oleh Vgs dan bukan Vgd?

21

Melihat dengan cermat diagram satu jenis MOSFET ini:

masukkan deskripsi gambar di sini

Kita dapat melihat perangkat ini hampir simetris. Apa yang membuat gerbang referensi sendiri ke sumber dan bukan saluran pembuangan?

Juga, mengapa oksida gerbang rusak pada 20V Vgs dan bukan 20V Vgd?

(Bukan pertanyaan pekerjaan rumah. Hanya ingin tahu.)

transistors mosfet

— Thomas O
sumber

1

Saya tahu bahwa sebagian besar JFET memang cukup simetris dalam cara Anda menggambarkannya, dan tidak masalah ujung mana yang digunakan sebagai sumber dan yang merupakan saluran pembuangan. Saya tidak positif jika hal yang sama berlaku untuk MOSFET lateral. MOSFET vertikal berisi dioda tubuh parasit dan tidak akan berfungsi dengan baik ketika terhubung "mundur."

— Bitrex

1

@ Bitex Benar, MOS daya tidak akan bekerja mundur dengan normal. Tetapi jika Anda dapat membuat pendek dioda jika saluran-sumber saluran memiliki resistansi yang cukup rendah dan kemudian saluran melakukan arus, bukan dioda. Ini digunakan dalam penyearah jembatan aktif dan pada perangkat lain yang membutuhkan perbaikan terkendali. Tetapi Anda terbatas pada sekitar 0,5V mundur sebelum terjadi kesalahan;).

— Thomas O

Jika Anda menggunakan MOSFET sebagai bagian dari penyearah sinkron, Anda dapat meletakkan dioda Schottky secara paralel dengan dioda tubuh MOSFET untuk melindungi MOSFET. Dioda tubuh biasanya cukup lemah.

— Mike DeSimone

8

Karena Gambar 1 yang Anda posting merujuk ke perangkat 4-terminal , bukan perangkat 3-terminal. Jika Anda melihat simbol skematik pada Gambar 1, Anda akan perhatikan bahwa terminal tubuh adalah terminal terpisah yang tidak terhubung ke terminal sumber. MOSFET yang dijual hampir selalu merupakan perangkat 3-terminal tempat sumber dan tubuh dihubungkan bersama.

Jika ingatan saya benar (tidak 100% yakin - tampaknya dikuatkan oleh handout ini ), dalam perangkat 4-terminal tidak ada perbedaan antara sumber dan drain, dan itu adalah tegangan gerbang-tubuh yang menentukan status-on-state saluran - dengan peringatan bahwa tubuh seharusnya menjadi tegangan paling negatif di sirkuit untuk perangkat saluran-N, atau tegangan paling positif di sirkuit untuk perangkat saluran-P.

( sunting: menemukan referensi untuk fisika perangkat MOSFET . Perilaku saluran-sumber masih simetris, tetapi tergantung pada tegangan gerbang-sumber dan gerbang-drain. Dalam N-channel, jika keduanya negatif, saluran tersebut nonkonduktor. Jika ada lebih besar dari tegangan ambang, maka Anda mendapatkan perilaku saturasi (arus konstan) .Jika keduanya lebih besar dari tegangan ambang, Anda mendapatkan perilaku triode (tahanan konstan) .Badan / bulk / substrat masih harus menjadi yang paling negatif tegangan di sirkuit, sehingga untuk mendapatkan perilaku terbalik dalam suatu rangkaian, tubuh + tiriskan perlu diikat bersama.

Dalam perangkat saluran-P, polaritas ini dibalik.)

Perhatikan baik-baik simbol skematik konvensional untuk NOS dan saluran MOSFET ( dari Wikipedia ):

dan gambar Wikipedia di MOSFET berfungsi , dan Anda akan melihat koneksi sumber-tubuh.

— Jason S
sumber

Bahkan di 4 terminal, tegangan sumber gerbang menentukan keadaan saluran. Jadi apa yang Anda tulis tentang tubuh gerbang itu tidak benar. Tegangan sumber - tubuh akan memodulasi tegangan ambang perangkat. Misalnya untuk NMOS jika Vs di atas Vb maka orang akan membutuhkan Vgs yang lebih besar untuk menghidupkan perangkat (efek tubuh).

— mazurnifikasi

@mazurnification: di mana referensi Anda untuk ini? dan mengapa itu sumber gerbang daripada drain-drain atau gerbang-tubuh? Saya mencoba mencari bahan referensi dan tidak bisa.

— Jason S

1

Baru saja menemukan referensi ini: doe.carleton.ca/~tjs/21-mosfetop.pdf yang menyatakan bidang saluran berdasarkan Vgb, bukan Vgs (hingga Vsb = 0 pada titik mana Vgs = Vgb). Jadi saya tidak akan mengubah jawaban saya sampai saya melihat bukti bahwa ada sesuatu yang istimewa tentang terminal sumber. Saya tidak akan terkejut jika efek tubuh dari memodulasi tegangan ambang hanya benar jika koneksi sumber-tubuh adalah tegangan tetap impedansi rendah, dan bahwa itu setara dengan persamaan yang mengatur Vgb.

— Jason S

OK, menemukan sesuatu yang mengacu pada sumber tegangan dan gerbang-drain.

— Jason S

Kuncinya adalah Vgb. Seluruh titik MOSFET adalah untuk medan listrik yang dibuat antara gerbang dan substrat untuk menyeimbangkan distribusi pembawa muatan, mengubah impedansi saluran antara sumber dan saluran. Namun, karena sumber dan media umumnya dihubungkan bersama (lihat simbol skematis), Vgs sama dengan Vgb. Jika Anda tidak ingin salurannya sama dengan media, Anda harus membuat struktur sumur, yang terlihat seperti dioda bias balik dari saluran ke media. Ingatlah bahwa Anda dapat membuat struktur di IC yang tidak layak di bagian terpisah.

— Mike DeSimone

9

Penampang simetris seperti yang biasanya digambar tidak cukup setuju dengan struktur yang sebenarnya, yang sangat asimetris. Sebenarnya tampilannya lebih seperti ini:

masukkan deskripsi gambar di sini

$I_D$ $V_{GD}$

— stevenvh
sumber

Apakah Anda yakin ini bukan hanya MOS vertikal? Apakah MOS lateral berbeda?

— Thomas O

@ Thomas - V-MOSFET terlihat berbeda: allaboutcircuits.com/vol_3/chpt_2/10.html . Lagi pula, mereka yang sangat banyak asymmetical, sehingga bahkan jika gambar terlihat berbeda, penjelasan masih berdiri.

— stevenvh

Struktur ini sering digunakan untuk MOSFET diskrit. Struktur simetris biasanya digunakan untuk MOSFET pada sirkuit terintegrasi, karena mereka tidak dapat berbagi saluran.

— Mike DeSimone

yep MOSFET dari sirkuit terintegrasi kemungkinan besar akan sepenuhnya simetris

— mazurnifikasi

@ MikeDeSimone, @mazurnification - Ini akan terlihat berbeda untuk IC, tapi saya masih tidak yakin mereka akan simetris.

— stevenvh

3

Pengoperasian MOSFET yang diberikan ditentukan oleh tegangan pada masing-masing elektroda (Drain, Source, Gate, Body).

Dengan konvensi buku teks dalam NMOS dari dua elektroda "terhubung ke saluran" (di mana dalam keadaan "normal" arus mengalir) yang terhubung ke potensial yang lebih rendah disebut sumber dan yang terhubung ke yang lebih tinggi mengalir. Yang sebaliknya berlaku untuk PMOS (sumber potensial lebih tinggi, saluran potensial lebih rendah).

Kemudian menggunakan konvensi ini semua persamaan atau teks yang menggambarkan operasi perangkat disajikan. Ini menyiratkan bahwa setiap kali penulis teks tentang NMOS mengatakan sesuatu tentang sumber transistor, ia berpikir tentang elektroda yang terhubung ke potensial yang lebih rendah.

Sekarang produsen perangkat kemungkinan besar akan memilih untuk memanggil pin sumber / tiriskan di perangkat mereka berdasarkan konfigurasi yang dimaksud di mana MOSFET akan ditempatkan di sirkuit akhir. Misalnya pada pin NMOS biasanya terhubung ke potensial yang lebih rendah akan disebut sumber.

Jadi ini meninggalkan dua kasus:

A) Perangkat MOS simetris - ini adalah kasus untuk sebagian besar teknologi di mana VLSI IC diproduksi.

B) Perangkat MOS bersifat asimetris (contoh vmos) - ini adalah kasus untuk beberapa perangkat daya diskrit (kebanyakan?)

Dalam kasus A) - tidak masalah sisi mana dari transistor yang terhubung ke potensial yang lebih tinggi / lebih rendah. Perangkat akan melakukan hal yang persis sama dalam kedua kasus (dan elektroda mana yang memanggil sumber dan yang mengalir hanya konvensi).

Dalam hal B) - tidak masalah (jelas) sisi mana dari perangkat yang terhubung dengan potensi karena perangkat dioptimalkan untuk bekerja dalam konfigurasi yang diberikan. Ini akan berarti bahwa "persamaan" yang menggambarkan operasi perangkat akan berbeda jika pin yang disebut "sumber" terhubung ke tegangan yang lebih rendah kemudian dibandingkan dengan kasus di mana ia terhubung ke yang lebih tinggi.

Dalam contoh perangkat Anda kemungkinan besar direkayasa menjadi asimetris untuk mengoptimalkan parameter tertentu. Tegangan rem "gerbang-sumber" diturunkan sebagai trade-off untuk mendapatkan kontrol yang lebih baik pada arus saluran ketika tegangan kontrol diterapkan antara pin yang disebut gerbang dan sumber.

Sunting: Karena ada cukup banyak komentar mengenai simetri mos, inilah kutipan dari Behzad Razavi "Desain sitokuit terintegrasi CMOS analog" hal.12

mengutip

— mazurnifikasi
sumber

Saya tidak yakin bagaimana teknologi simulasi telah berubah selama bertahun-tahun, tetapi menurut pemahaman saya, pada sepuluh tahun yang lalu, banyak simulator pada dasarnya menginginkan sumber dan kuras yang diberi label untuk mengidentifikasi simpul mana yang harus dilihat memengaruhi yang lain. Pada dasarnya, label "sumber" berarti "penyebab", dan "tiriskan" berarti "efek", dan sirkuit harus ditata sedemikian rupa sehingga jika saluran / efek NFET memiliki jalur ke tanah, sumber / penyebab tersebut harus memiliki jalur ke VSS atau menjadi "tidak peduli" (demikian juga untuk PFET dan VDD). Jika sirkuit dapat ditata untuk memenuhi kriteria itu, maka ...

— supercat

... simulator dapat untuk setiap fase jam mengatur semua node dalam urutan sedemikian rupa sehingga setiap simpul hanya perlu dievaluasi sekali, dan tidak ada simpul yang akan dipengaruhi oleh simpul "hilir" (sampai fase jam berikutnya, yang akan memiliki node dalam pengaturan yang berbeda). Sirkuit tertentu yang menggunakan pass-gates akan memerlukan pembalikan label sumber dan tiriskan untuk membantu simulator, tetapi secara umum pembatasan kausalitas akan membuatnya lebih praktis untuk mensimulasikan sirkuit lebih cepat daripada yang seharusnya mungkin dilakukan.

— supercat

@supercat - ada beberapa "level" simulator. Mulai dari fisik (tcad misalnya) di mana seseorang sebenarnya mensimulasikan medan listrik dan magnet, kemudian listrik (semua SPICE suka) ke fungsional (Verilog, VHDL, VerilogA dll). Semuanya sudah sangat maju 10 tahun yang lalu. Yang Anda sebutkan terlihat seperti fungsional "event driven simulator" (seperti Verilog satu) tapi saya belum melihat teknik seperti itu diterapkan pada transistor yang sebenarnya (nah mungkin dalam apa yang disebut "rempah-rempah cepat"). Intinya adalah bahwa listrik (rempah-rempah) dapat menangani simetri MOSFET dengan mudah ...

— mazurnification

Tentu saja dimungkinkan untuk mensimulasikan sirkuit di mana sebab dan akibat tidak membentuk grafik asiklik terarah, dan peningkatan dalam komputasi tenaga kuda selama sepuluh tahun terakhir telah menjadikan simulasi penuh praktis untuk desain yang lebih besar daripada yang mungkin terjadi sepuluh tahun yang lalu. Saya tidak akan terkejut, bagaimanapun, jika sirkuit yang dapat dipetakan sebab-akibat, bagaimanapun, akan menerima simulasi yang lebih cepat daripada yang tidak bisa, atau jika menginformasikan kepada simulator bahwa transistor tertentu hanya boleh dipanggil untuk meneruskan arus di satu arah mungkin membantu menangkap kesalahan ...

— supercat

... di mana akhirnya melewati arus dengan cara lain. Tentu saja, dengan logika statis masalah seperti itu biasanya akan menyebabkan VDD-VSS pendek, tetapi dalam logika dinamis dapat menyebabkan masalah tanpa VDD-VSS pendek. Tidak yakin berapa banyak logika dinamis yang masih digunakan di luar DRAM, meskipun (kan?) Poin utama saya adalah bahwa pelabelan sumber dan pengeringan sebagai kebiasaan akan menguntungkan setidaknya beberapa simulator.

— supercat

0

MOSFET membutuhkan dua hal agar arus mengalir: mengisi pembawa di saluran, dan gradien tegangan antara sumber dan saluran. Jadi, kita memiliki ruang perilaku tiga dimensi untuk dilihat. Karakteristik drain-source terlihat seperti ini: masukkan deskripsi gambar di sini

Mari kita asumsikan kita memiliki transistor nmos, dan sebagian besar dan sumbernya berada pada 0V. Mari kita atur juga tegangan drain tinggi, misalkan 5V. Jika kita menyapu tegangan gerbang, kita akan mendapatkan sesuatu yang terlihat seperti ini:

jumlah besar

Agar jumlah pembawa muatan yang substansial ada dalam saluran, kita perlu daerah penipisan yang menghubungkan sumber dan saluran, dan kita juga perlu menarik sekelompok pembawa keluar dari sumber. Jika sumber dan gerbang memiliki tegangan yang sama, ini berarti sebagian besar saluran juga pada dasarnya sama dengan sumbernya, dan pembawa harus meredakan sebagian besar jalan melintasi transistor sebelum mereka dapat "jatuh" ke dalam saluran pembuangan. Jika tegangan sumber gerbang cukup tinggi, gradien tegangan akan lebih signifikan di dekat sumber, dan pembawa akan ditarik ke dalam saluran, memungkinkan populasi yang lebih tinggi.

— Aphaea
sumber

Ini menjelaskan teori operasi MOSFET, tetapi tidak mengatakan apa-apa tentang kemungkinan simetri, dan tidak menjawab pertanyaan Thomas jika sumber dan drain dapat dipertukarkan.

— stevenvh

0

Nilai 2 sen saya: Dibandingkan dengan bipolar, saya tahu Anda dapat menukar C dan E dan itu masih berfungsi, tetapi dengan hFE yang lebih rendah dan peringkat tegangan yang berbeda: VBE diperbolehkan maksimum sekitar 5 hingga 7V biasanya; VCB sama dengan VCE atau lebih (lih. Mis. Lembar data BC556 dari Fairchild, yang menentukan VCBO, yang bahkan lebih tinggi dari VCEO). Secara fisik ada perbedaan (besar) antara C dan E (ukuran, bentuk dan / atau doping) yang menjelaskan asimetri pada gambar. Dan saya sudah melihat ini di lab juga. Itu terjadi sekarang dan lagi bahwa seseorang menukar C dan E secara tidak sengaja dan terkejut itu masih berfungsi tetapi tidak begitu baik.

Akan menarik jika seseorang mendapatkan grafik ID (dan RDSon) vs VGD untuk (power N-channel MOSFET. Belum mendapat akses lab saat ini.

— David S
sumber