Mengapa LTSpice tidak memprediksi osilasi op-amp ini?


15

Saya mengembangkan sirkuit untuk bertindak sebagai beban elektronik untuk menguji coba catu daya. Pertanyaan sebelumnya tentang cara menguji rangkaian ini menerima beberapa jawaban yang sangat berguna dan dapat ditemukan di sini: Bagaimana cara menguji stabilitas op amp? . Pertanyaan ini adalah tentang bagaimana menafsirkan hasil simulasi dan pengujian saya.

Ini adalah skema rangkaian yang disimulasikan dan diuji di papan tempat memotong roti:

masukkan deskripsi gambar di sini

Plot yang diproduksi oleh LTSpice menunjukkan bahwa sirkuitnya cukup stabil. Ada overshoot 1mV pada kenaikan 5V yang diselesaikan dalam satu siklus. Ini hampir tidak bisa dilihat tanpa memperbesar sedikit.

masukkan deskripsi gambar di sini

Ini adalah bidikan dari pengujian yang sama menggunakan lingkup di sirkuit papan tempat memotong roti. Kenaikan tegangan jauh lebih kecil dan periode lebih lama, tetapi tesnya sama; mengumpankan gelombang persegi ke input non-pembalik (+) op-amp.

masukkan deskripsi gambar di sini

Seperti yang Anda lihat ada overshoot yang signifikan, mungkin 20%, kemudian peluruhan eksponensial ke osilasi stabil selama durasi sinyal tinggi, dan ada beberapa overshoot minor-ish pada musim gugur. Ketinggian sinyal rendah hanyalah tingkat kebisingan (sekitar 8mv). Ini sama dengan ketika sirkuit dimatikan.

Seperti inilah bentuk papan tempat memotong roti:

masukkan deskripsi gambar di sini

MOSFET berada di bagian atas pada heatsink, dihubungkan oleh kabel kuning, merah, dan hitam; gerbang, tiriskan, dan sumber, masing-masing. Kabel merah dan hitam yang mengarah ke papan proto kecil masing-masing adalah IN + dan IN-, terhubung ke jack pisang papan tempat memotong roti untuk menghindari arus tingkat daya melalui papan tempat memotong roti. Sumber daya yang dimuat dalam tes ini adalah baterai timbal-asam (SLA) yang disegel, untuk menghindari ketidakstabilan di sumber daya itu sendiri. Pelompat perak adalah tempat gelombang persegi disuntikkan dari generator fungsi saya. Resistor, dioda dll. Di kiri bawah adalah bagian dari sub-rangkaian pengaturan level beban manual (berbasis potensiometer) dan tidak terhubung.

Pertanyaan utama saya adalah: Mengapa LTSpice tidak memprediksi ketidakstabilan yang signifikan ini? Akan sangat berguna jika itu karena saya bisa mensimulasikan jaringan kompensasi saya. Seperti berdiri saya hanya perlu mencolokkan banyak nilai yang berbeda dan tes ulang.

Hipotesis utama saya adalah bahwa kapasitansi gerbang IRF540N tidak dimodelkan dalam model SPICE dan saya mengendarai beban kapasitif ~ 2nF yang tidak diperhitungkan. Saya rasa ini tidak tepat karena saya melihat kapasitansi dalam model ( http://www.irf.com/product-info/models/SPICE/irf540n.spi ) yang terlihat sebagai urutan besarnya yang tepat.

Bagaimana saya bisa mendapatkan simulasi untuk memprediksi ketidakstabilan ini sehingga saya juga bisa menyetel nilai jaringan kompensasi saya?

LAPORAN HASIL:

Ok, ternyata model LTspice yang saya gunakan untuk op-amp LM358 sudah cukup tua dan tidak cukup canggih untuk memodelkan respons frekuensi dengan benar. Memperbarui ke yang relatif baru oleh National Semi tidak memprediksi osilasi, tetapi jelas menunjukkan overshoot 20%, yang memberi saya sesuatu untuk dikerjakan. Saya juga mengubah tegangan puncak pulsa agar sesuai dengan tes papan tempat memotong roti saya, yang membuat overshoot lebih mudah dilihat:

Plot LTspice dengan model LM358N yang lebih baik

Berdasarkan "umpan balik" itu, saya mulai dengan metode kompensasi yang direkomendasikan dengan suara bulat yang saya percaya adalah contoh dari kompensasi kutub dominan . Saya tidak yakin apakah resistor gerbang adalah bagian dari itu atau skema kompensasi kedua, tetapi ternyata sangat penting bagi saya. Berikut adalah nilai-nilai yang saya dapatkan setelah cukup banyak mencoba-coba:

Skema terkompensasi

Ini menghasilkan bentuk gelombang yang sangat stabil, meskipun saya ingin mendapatkan naik dan turun sedikit lebih tajam jika saya bisa, untuk lebih baik menguji respon frekuensi catu daya yang akan saya uji dengan beban ini. Saya akan mengerjakannya sedikit nanti.

Kompensasi LTspice terkompensasi

Saya kemudian menggunakan nilai-nilai baru di papan tempat memotong roti, dan lihatlah saya mendapatkan ini:

Bidikan lingkup terkompensasi

Saya cukup bersemangat tentang hal itu :)

Terutama karena, agar sesuai dengan komponen baru, saya membuat parasit papan tempat memotong roti lebih buruk daripada yang lebih baik:

masukkan deskripsi gambar di sini

Bagaimanapun, ini berakhir dengan bahagia, semoga ini membantu orang lain yang menemukannya di pencarian. Saya tahu saya akan mencabut rambut kecil apa yang tersisa yang saya coba masukkan nilai-nilai ini dengan memasukkan komponen yang berbeda ke dalam papan tempat memotong roti :)


1
LTSpice tidak memahami induktor (alias jumper kawat) antara papan tempat memotong roti Anda dan MOSFET. Itu juga tidak mengerti jalan berliku yang mungkin diambil oleh 0V saat menggunakan papan tempat memotong roti. LTSpice AKAN memodelkan gerbang kapasitansi dan juga patut dicatat bahwa resistansi sumber akan menempatkan resistor nilai menengah secara seri dengan kapasitansi gerbang itu.
Andy alias

1
Model IRF540 yang saya gunakan (PSpice) berisi batasan aplikasi gerbang massal. 2nF, tutup sumber gerbang 1.1nF dan tutup gerbang aplikasi. 0,5nF. Saya kira, masalah timbul karena pengaruh breadboard parasit L dan C. Anda harus mengurangi area yang ditempati (kabel koneksi yang lebih pendek).
LvW

1
Lihat jawaban saya di bawah (model opamp nyata dan jaringan kompensasi diperlukan).
LvW

1
Tambahkan batas ESR 0,1uF rendah dengan seri L minimum yang mungkin dari op amp Vcc ke ground. Ini mungkin terlihat secara fisik mirip dengan yang terhubung ke Vcc sekarang tapi tanpa besar kopling lingkaran dan trek panjang papan tempat memotong roti. Ini mungkin akan dipasang di seluruh badan IC dari pin 8 ke pin 4 dan terlihat jelek, tetapi bekerja semi-jauh lebih baik. Kemudian tambahkan tutup elektrolit besar di rel catu daya di mana garis Vcc memasuki rel daya papan tempat memotong roti. Jika Anda dapat membawa diri Anda untuk menyambungkannya, untuk saat ini, dengan cara yang terlihat buruk dari pin 4 ke tin 8 secara langsung yang mungkin membantu, ...
Russell McMahon

1
... tetapi kemungkinannya adalah 0,1 uF yang Anda miliki di sana sekarang (sebagai pengganti L + C sebelumnya) akan cukup membantu. Jika itu belum membantu atau cukup membantu coba katakanlah resistor 10 Ohm dari keluaran opamp ke gerbang FET. Itu biasanya untuk menghentikan hal-hal yang sedikit lebih palsu dan dengan alasan kurang dari osilasi yang Anda lihat. | Mungkin ada di bawah daftar poin yang paling relevan tetapi grounding kedua input opamp yang tidak digunakan bukanlah ide yang buruk, (mungkin :-) - yaitu Murphy kadang-kadang memiliki ide lain). Laporkan kembali ... . LALU Anda dapat melihat "apa yang salah dengan sirkuit Q&A yang saya maksud yang dihadapi orang lain.
Russell McMahon

Jawaban:


10

Ada berbagai model untuk unit LM358. Simulasi PSpice berdasarkan "LM358" menghasilkan margin fase aplikasi. 50 ... 60 deg. Namun ternyata, ini adalah model yang sangat sederhana.

Namun, ketika menggunakan model LM358 / NS marginnya sedikit negatif ! Ini menjelaskan ketidakstabilan yang diamati selama pengukuran. Karenanya, diperlukan stabilisasi eksternal dari skema umpan balik.

Kompensasi : Skema kompensasi (koneksi seri R = 500 ... 1000 Ohm dan C = 50 ... 100nF) pada simpul keluaran opamp memberikan margin fase aplikasi. 50 deg. (simulasi).


Ini adalah bantuan penting. Saya telah menggunakan model Spice LM358 dari tahun 1989 yang jauh lebih sederhana daripada model LM358 / NS yang saya temukan berdasarkan pointer Anda. Saya juga mengurangi amplitudo gelombang persegi yang disuntikkan pada simulasi agar sesuai dengan tingkat pengujian saya dan di antara keduanya saya sekarang jelas melihat overshoot 20% dengan peluruhan eksponensial meningkat. Osilasi tidak muncul pada plot simulasi, tetapi saya sepenuhnya puas untuk saat ini dengan overshoot, mencari tahu apakah saya dapat mengkompensasi bahwa dengan rapi osilasi cenderung berjalan dengannya. Saya akan melaporkan bagaimana kelanjutannya :)
scanny

Bisakah Anda mengklarifikasi penempatan komponen kompensasi yang Anda sebutkan? Apakah Anda berpikir 1kΩ antara V.sense node dan inverting input dan 100nF antara output op-amp dan inverting input? Itu akan menjadi kompensasi tiang dominan, saya yakin, bukan? (hanya mendapatkan istilah tipe kompensasi saya langsung di kepala saya :)
scanny

Terima kasih @ LVW, ini ternyata menjadi masalah. Setelah saya mendapatkan model yang diperbarui di sana itu membuat saya di jalan menuju kesuksesan. Anda mendapatkan tanda centang hijau :)
scanny

Scanny, dengan kapasitor umpan balik Anda sekarang telah mengubah opamp menjadi intergator (lowpass dengan frekuensi sudut yang sangat kecil). Tentu saja, ini menstabilkan seluruh rangkaian karena bandwidth berkurang secara drastis - dengan konsekuensi dari respons pulsa yang buruk (kenaikan waktu meningkat). Dalam sistem kontrol, metode ini disebut "stabilisasi sampai mati". Jika Anda bisa hidup dengannya - baiklah. Jika tidak, Anda harus mencoba kompensasi yang agak "rumit".
LvW

1
Seperti yang telah saya katakan dalam jawaban terperinci saya: Koneksi Seri RC antara output opamp dan ground (0,5 ... 1 kOhm dan 50 ... 100nF).
LvW

3

Simulasi LTSpice tidak dapat menjelaskan item rangkaian yang belum Anda masukkan: dalam hal ini, kabel papan tempat memotong roti Anda yang menambahkan filter (filter RLC pada saat itu).

Apa yang Anda lihat adalah Langkah respons ketika Anda mulai mengarahkan (hampir) gelombang persegi ke amplifier. Pada titik di mana Anda pertama-tama membuat nadi input (ditahan selama waktu yang signifikan), Anda melihat transien respons teredam (terlihat pada beberapa siklus switching pertama) dan kemudian menjadi lebih dekat dengan apa yang Anda harapkan untuk dilihat.

Meskipun FET mungkin merupakan kapasitansi yang cukup rendah untuk dikendarai oleh penguat, adalah normal untuk memisahkan kapasitansi gerbang melalui sebuah resistor. Ini akan membentuk filter low-pass di gerbang FET, sehingga ada trade-off dari respons sirkuit terhadap dering / overshoot amplifier, yang akan Anda lihat setelah respons langkah awal menghilang. Ada juga kutub dari input pembalik ke referensi sirkuit (arde), dan adalah umum untuk melihat kapasitor kecil di loop umpan balik tentang kapasitansi yang sama untuk mengimbangi ini.

Nilai yang harus Anda gunakan tergantung pada tata letak sirkuit, tetapi dalam hal ini saya akan mulai dengan sekitar 100pF (pada PCB yang ditata dengan benar, nilai ini akan lebih seperti 5pF hingga 10pF).

Pada dering penguat, mungkin ada grafik di lembar data yang menunjukkan overshoot / undershoot vs berbagai beban kapasitif. Ini cukup umum dalam lembar data penguat modern.

HTH


2

Saya tidak akan menerapkan skema seperti itu. Skema ini mudah diubah menjadi stabil. Antara output dan gerbang transistor meletakkan resistor R1 = 1kOhm. Antara sumber transistor dan input pembalik dari penguat operasional menaruh resistor R2 = 10kOhm. Antara output dan input pembalik dari penguat operasional menempatkan kapasitor C1 = 1000pF.


Terima kasih Alexander, nilai-nilai ini adalah titik awal yang baik dan kemudian saya menyetelnya dari sana :)
scanny
Dengan menggunakan situs kami, Anda mengakui telah membaca dan memahami Kebijakan Cookie dan Kebijakan Privasi kami.
Licensed under cc by-sa 3.0 with attribution required.