Mengapa biasanya rel negatif untuk IC membutuhkan lebih banyak decoupling capacitance (memiliki PSRR lebih buruk) daripada rail positif?

10

Bahwa premis dalam pertanyaan tampaknya berlaku dapat dilihat dari berbagai sumber, termasuk:

membandingkan lembar data dari berbagai klon LM317 dan LM337 (terlalu banyak untuk dicantumkan, tetapi umumnya lembar data untuk yang terakhir merekomendasikan lebih banyak decoupling pada input, tentang urutan besarnya lebih dari pada yang sebelumnya, misalnya lembar data TI untuk LM317 merekomendasikan input 0.1uF / supply bypass, sedangkan yang untuk LM337 merekomendasikan 1uF untuk hal yang sama.)
terkait dengan di atas, lembar data TI untuk uA78xx memiliki skema catu daya rel ganda di mana decoupling untuk regulator positif kurang dari yang negatif. Ini direproduksi di bawah ini.

appnote Analog MT-101 menunjukkan PSRR yang lebih buruk untuk pin negatif daripada pin positif:

Jadi pertanyaannya adalah mengapa asimetri ini biasanya ada.

power-supply decoupling-capacitor

— Mendesis
sumber

13

Ini benar karena LM7815 stabil dengan kapasitansi keluaran apa pun - kapasitor ada di sana untuk mengurangi impedansi keluaran pada frekuensi tinggi. Vout berasal dari penghasil transistor NPN pass.

LM7915, di sisi lain, dibuat dengan proses semikonduktor yang serupa tetapi harus menghasilkan tegangan keluaran negatif. Vout berasal dari pengumpul transistor NPN pass. Ini tidak stabil tanpa kapasitor berukuran besar pada output. Dengan hanya 100nF pada regulator negatif kemungkinan akan terombang-ambing dalam beberapa kondisi, sedangkan regulator positif akan baik-baik saja.

LM78xx

LM79xx

Sejauh AD8099 berjalan, mungkin ada hubungannya dengan kapasitor kompensasi (internal) yang terhubung ke pasokan negatif. Op-amp umumnya tidak memiliki pin ground.

Jadi, setiap perubahan pin pasokan negatif relatif ke 'ground' digabungkan ke amplifier.

Apa yang tampak sebagai sebuah pola sebenarnya dari dua akar penyebab yang sangat berbeda.

— Spehro Pefhany
sumber

+1 untuk batas kompensasi antara suatu tempat dan VSS. Saya pikir Anda biasanya harus membutuhkan kompensasi untuk dua tahap amp, jadi tutup terhubung antara dua node rendah yang terkait dengan tahap. Dan btw mengapa Anda tidak bisa membagi tutup antara Vdd dan Vss? Area akan hampir sama, mungkin beberapa 'keseluruhan' psrr lebih rendah?

— Vladimir Cravero

Jarang melihat skema lengkap tentang op-amp modern. Pada LM324 sepertinya Vcc lebih terlihat, tetapi PSRR tidak ditentukan secara terpisah untuk positif dan negatif.

— Spehro Pefhany

Ini adalah salah satu jawaban yang paling mencerahkan yang saya baca sejak lama. Terima kasih telah menambahkan hal-hal sepele berkualitas tinggi ke kepala saya yang sudah penuh. Saya hampir mencurigai alasan vReg tetapi alasan OpAmp halus.

— KalleMP

6

Ini terjadi karena perangkat semikonduktor itu sendiri tidak simetris sempurna. Perangkat yang mengandalkan "lubang" sebagai pembawa muatan utama mereka (PNP BJTs dan P-channel FET) umumnya memiliki kinerja yang sedikit lebih rendah daripada perangkat yang sesuai yang menggunakan elektron. Ini memanifestasikan dirinya sebagai waktu switching yang sedikit lebih lambat dan resistensi yang lebih tinggi. Ini bisa diimbangi dengan meningkatkan dimensi fisik dengan cara tertentu, tetapi kemudian ini mengarah pada kapasitansi parasit yang lebih tinggi.

Dalam kasus regulator 3-terminal, pendekatan sederhana adalah "membalikkan" rangkaian desain positif untuk membuat desain negatif, membalikkan semua polaritas tegangan dan menukar transistor NPN dan PNP di seluruh, termasuk untuk transistor lulus utama. Namun, ini bekerja sangat buruk sehingga topologi rangkaian yang sama sekali berbeda (kebanyakan menggunakan transistor NPN) harus dikembangkan sebagai gantinya, dan karakteristik stabilitasnya juga sangat berbeda.

Untuk opamps, Anda harus melihat skema internal perangkat tertentu untuk memahami detailnya.

— Dave Tweed
sumber