Pertanyaan tata letak PCB untuk papan breakout MCU

Saya mencoba untuk mengarahkan papan yang pada dasarnya adalah pelarian untuk MCU LPC23xx / LPC17xx. Saya tidak pernah mengalihkan sesuatu yang mendekati kompleksitas ini sebelumnya, dan saya memiliki beberapa hal yang perlu diperhatikan. Saya tahu bahwa empat lapis PCB akan optimal, tapi saya hobi, dan mengubahnya menjadi papan empat lapis akan membuat ini semahal opsi yang tersedia secara komersial. Saya telah mendasarkan desain saya pada beberapa papan komersial dua lapis yang sudah terbukti, jadi saya tahu bahwa membuat ini bisa dilakukan. Pertama, ini adalah papan yang sebagian besar diarahkan (abaikan semua mesin USB di sebelah kanan, saya bahkan belum memutuskan apakah akan memasangnya) (juga, saya tahu silkscreennya mengerikan, saya belum mengatasinya ):

1) Satu bidang yang menjadi perhatian saya adalah panjang jejak antara MCU dan kristal (satu untuk RTC, yang lain untuk MCU). Mereka tidak lebih dari salah satu papan yang menjadi dasar desain saya, tapi saya ingin sedikit validasi.

2) Kekhawatiran lain yang saya miliki adalah decoupling. Saya tahu bahwa, secara umum, tidak ada yang namanya decoupling terlalu banyak, tetapi dalam hal ini, saya kekurangan ruang, jadi saya belum memisahkan SEMUA pasangan VCC / GND (ada banyak!). Kedua papan yang saya gunakan berdasarkan desain saya hanya memiliki 2 topi decoupling, dan saya memiliki tiga, jadi saya mungkin baik di sana. Haruskah saya bekerja untuk mendapatkan setidaknya satu atau dua lagi?

3) Saya telah bekerja cukup keras untuk menyediakan bidang tanah yang hampir tak terputus di lapisan bawah. Ini rusak hanya di beberapa tempat, satu untuk lubang-melalui (yang saya pikir seharusnya menjadi bantalan) pada salah satu kristal, dan yang lainnya adalah rute yang lebih besar untuk VCC ke MCU. Apakah pesawat darat saya cukup solid?

4) Distribusi daya adalah masalah khusus bagi saya ( lihat pertanyaan saya sebelumnya di sini ). Pada akhirnya saya memilih untuk menuangkan isi besar di bawah MCU, dan menghubungkannya ke pin VCC dengan jejak besar. Apakah ini strategi yang dapat diterima untuk distribusi daya? Jika saya bekerja dengan papan 4-layer, saya akan menggunakan seluruh layer untuk VCC, tapi saya ingin tetap menggunakan 2-layer karena alasan biaya.

Secara keseluruhan, bagaimana saya lakukan di sini? Apakah ini kemungkinan untuk boot, atau haruskah saya kembali ke papan gambar?

1) Kristal seharusnya tidak diarahkan seperti ini. Jejak harus lebih pendek dan simetris mungkin. Anda harus menghubungkan kapasitor ke GND dalam satu titik, sehingga Anda tidak mengambil suara dari pelat dasar. Ini sangat penting untuk kristal RTC. Dengan perutean saat ini Anda mungkin mendapatkan masalah dengan start / kegagalan generasi jika Anda kurang beruntung.

2) Periksa board satu-lapis untuk ARM: http://hackaday.com/2011/08/03/an-arm-dev-board-you-can-make-at-home/ - bahkan mimpi buruk ini berfungsi (hanya 1 tutup decoupling). Jelas apa yang Anda miliki di sini akan bekerja. Anda dapat menambahkan beberapa topi tambahan (seperti 25 uF elektrolit + 2.2 uF keramik) di bagian belakang papan, Anda memiliki banyak ruang di sana, dan keduanya VCC & GND bersama-sama. Satu-satunya hal yang saya tidak suka adalah jejak tipis ke topi Anda. Mereka harus selebar mungkin. Dalam desain saya, satu-satunya kapasitor dihubungkan oleh jejak selebar 2mm.

Juga, lihat C5: Anda dapat memindahkannya sedikit ke kanan, bergerak lebih dekat ke topi dan menghubungkannya dengan trek lebar pendek. Ketika Anda melalui berada di bawah chip, Anda tidak dapat memiliki trek lebar. Sama untuk C6 dan C7.

Juga, jika Anda akan membuat ini di rumah, Anda akan memiliki masalah membuat vias di bawah chip QFP.

3) Pelat tanah lebih dari cukup. Tidak ada banyak kebutuhan untuk memiliki bidang tanah yang solid kecuali chip persegi di bawah di mana semua topi decoupling terhubung, itu tidak akan banyak membantu dengan kebisingan tanah. Pelat dasar diperlukan untuk impedansi terkontrol, yang tidak penting dalam kasus Anda. Tetapi koneksi GND Anda ke kontak harus seluas mungkin. Ini adalah aturan umum: Jaring VCC & GND harus memiliki trek lebar.

4) Ya, ini sangat baik untuk ARM kecepatan rendah.

Dalam kasus saya, saya bahkan tidak memiliki sisi belakang, dan itu masih berfungsi ;-) Satu-satunya hal yang perlu diperbaiki jika Anda membuat pabrik adalah memiliki kotak VCC kecil di lapisan bawah di tengah chip, dan hubungkan itu ke atas menggunakan beberapa 4-9 vias daripada 1. Untuk pesawat VCC & GND Anda selalu harus memiliki resistansi dan induktansi serendah mungkin sehingga tutup dapat lebih mudah menyaring kebisingan => Anda perlu trek yang lebih luas dan lebih pendek dan lebih banyak vias paralel . Namun dalam desain khusus ini bukan persyaratan.

Jadi, itu akan berfungsi bahkan sekarang tanpa modifikasi. Setelah perubahan disebutkan itu akan menjadi sempurna.