Apakah chip benar-benar membutuhkan beberapa nilai kapasitor decoupling dalam paket yang sama?

Pertanyaan serupa diajukan di sini: aturan "kapasitor dua bypass / decoupling"? Tetapi pertanyaan itu adalah tentang kapasitor bypass paralel tanpa menyebutkan ukuran paket (tetapi jawaban sebagian besar diasumsikan sejajar dengan ukuran paket yang berbeda), sementara yang satu ini secara khusus tentang kapasitor bypass paralel dalam ukuran paket yang sama.

Baru-baru ini saya mengikuti kursus desain digital berkecepatan tinggi, di mana dosen berusaha keras untuk menjelaskan bahwa kinerja kapasitor untuk decoupling hampir seluruhnya dibatasi oleh induktansi, yang pada gilirannya hampir seluruhnya karena ukuran dan penempatannya.

Penjelasannya tampaknya bertentangan dengan saran yang diberikan dalam banyak lembar data, yang menyarankan beberapa nilai kapasitor decoupling meskipun mereka memiliki ukuran paket yang sama.

Saya percaya rekomendasinya adalah: untuk setiap ukuran paket, pilih kapasitansi tertinggi yang layak, dan tempatkan sedekat mungkin, dengan paket yang lebih kecil terdekat.

Misalnya, dalam skema dari Lattice Semiconductor, mereka menyarankan yang berikut:

• 470pF 0201
• 10nF 0201
• 1 uF 0306

T1: Apakah kapasitor 470pF itu benar-benar membantu?

T2: Apakah tidak masuk akal untuk mengganti ketiganya dengan kapasitor 1uF tunggal dalam paket 0201?

T3: Ketika orang mengatakan bahwa kapasitor nilai yang lebih tinggi kurang berguna pada frekuensi yang lebih tinggi, berapa banyak yang disebabkan oleh kapasitansi, dan berapa banyak karena peningkatan ukuran paket yang biasanya dikaitkan dengan tutup yang lebih besar?

Ini adalah pertanyaan yang sering saya tanyakan pada diri saya, dan saya belum menemukan jawaban. Saya melakukan simulasi dengan LTSpice untuk mendapatkan semacam jawaban. Saya memilih beberapa kapasitor dari Murata secara acak: 4.7 μF https://psearch.en.murata.com/capacitor/product/GRM155R61A475MEAA%23.html dan 100nF https://psearch.en.murata.com/ kapasitor / produk / GRM152B31A104KE19% 23.html

Saya mengatur ESL untuk kedua caps menjadi 300p dan ESR untuk 100 nF hingga 30m dan untuk 4,7 μF hingga 8m. Dengan nilai-nilai ini impedansi mereka tampaknya sangat cocok dengan yang ada di grafik Murata. (Tepatnya ESL tidak persis sama, tetapi cukup dekat jadi saya akan menggunakan nilai yang sama)

Saya disimulasikan dengan hanya 4,7 μF, 4,7 µF + 100 nF dan 2 x 4.7μF. Saya menambahkan induktansi 1 nH antara kapasitor, untuk mensimulasikan jejak menghubungkan mereka.

Hasilnya menarik, tetapi tidak terlalu tidak terduga. Menambahkan 100 nF meningkatkan penyaringan, kecuali untuk frekuensi antiresonansi. Menambahkan 4,7 μF lainnya memiliki efek yang sama, kecuali bahwa tidak ada antiresonansi. 100 nF bekerja lebih baik pada frekuensi resonan sendiri, tetapi efeknya lebih kecil daripada kinerja penyaringan antiresonance yang hilang. Berdasarkan ini, saya hanya akan menambahkan kapasitor yang lebih besar.

Tetapi, jika Anda misalnya memiliki masalah kebisingan pada 30 MHz, maka masuk akal menambahkan bahwa kapasitor 100 nF, karena memang menyaring frekuensi itu dengan baik.

T1: Apakah kapasitor 470pF itu benar-benar membantu?

Pada frekuensi resonan itu. Jika tidak ada noise pada frekuensi itu, maka tidak sebanyak itu.

T2: Apakah tidak masuk akal untuk mengganti ketiganya dengan kapasitor 1uF tunggal dalam paket 0201?

Mungkin akan lebih baik untuk menambahkan dua kapasitor 1 μF 0201. Kemudian jika Anda mengalami masalah pada frekuensi tertentu, Anda dapat mengubah salah satunya menjadi kapasitor yang memiliki SRF pada frekuensi tersebut. Anda juga bisa membiarkan yang lain tidak terpasang, tetapi kapasitor murah jadi mengapa repot-repot.

T3: Ketika orang mengatakan bahwa kapasitor nilai yang lebih tinggi kurang berguna pada frekuensi yang lebih tinggi, berapa banyak yang disebabkan oleh kapasitansi, dan berapa banyak karena peningkatan ukuran paket yang biasanya dikaitkan dengan tutup yang lebih besar?

Cukup banyak tentang ukuran paket. Tentu saja SRF yang lebih tinggi membantu lagi, tetapi hanya jika Anda memiliki noise pada frekuensi itu. Kalau tidak, lebih baik menggandakan kapasitansi terbesar.

Jawabannya sederhana:

• Tidak ada kapasitor dielektrik 10nF NP0 dalam ukuran 0201.

Kapasitas maksimum untuk ini adalah sekitar 1nF. Jadi Anda perlu paket yang lebih besar atau Anda harus tetap menggunakan dielektrik X7R, yang berperilaku tidak begitu baik pada> 10MHz.

Baca jawaban duplikat untuk semua teorinya, tetapi inilah aturan praktis yang bagus:

Kapasitor nilai yang lebih besar kurang efektif pada frekuensi yang lebih tinggi dan tentu saja kapasitor nilai yang lebih kecil tidak akan efektif pada frekuensi yang lebih rendah.

Kapasitor yang berbeda karenanya masing-masing memberikan stabilisasi untuk pita frekuensi yang berbeda. Bergantung pada aplikasi Anda dan jumlah 'noise' yang dihasilkannya pada frekuensi yang berbeda, Anda perlu menerapkan kapasitor dengan nilai spesifik untuk menstabilkan bus listrik.

Aturan umum setidaknya 1-10uF plus 100nF, tetapi contoh di atas terlihat cukup baik untuk sirkuit dengan kecepatan clock tinggi. Untuk aplikasi audio Anda menginginkan sesuatu yang serupa, tetapi dengan nilai yang jauh lebih tinggi untuk mendukung tuntutan pada power bus dengan frekuensi musik.

Q1: Ya, itu membunuh osilasi frekuensi tinggi dan kebisingan. T2: Tidak, Anda mungkin memiliki masalah dengan noise frekuensi tinggi.

PS: Kapasitor kecil harus ditempatkan paling dekat dengan pin IC untuk meminimalkan induktansi antara pin kapasitor dan pin IC. Kapasitor nilai yang lebih besar dapat ditempatkan lebih jauh jika perlu.

Menempatkan dua jenis kapasitor secara paralel, seperti elektrolit dan keramik, akan memberikan impedansi rendah pada rentang frekuensi yang jauh lebih luas.

Elektrolitik memiliki induktansi yang signifikan. Impedansinya pada frekuensi tinggi seringkali tidak cukup untuk mem-bypass chip. Sebuah kapasitor keramik dalam kisaran 0,01 hingga 0,1 uF atau lebih akan memiliki impedansi rendah ke puluhan megahertz, biasanya.

Saya menggunakan op amp di sirkuit linier. Op amp akan berosilasi dan / atau menunjukkan respons transien yang sangat buruk jika tidak dilewati dengan benar. Saya menyolder kapasitor keramik 0,1 uF / 50V langsung ke kabel catu daya chip, di bagian bawah papan. Kapasitor elektrolitik dipilih sesuai dengan persyaratan beban yang ditempatkan pada chip; 1 hingga 100 uF biasa terjadi. Elektrolit harus sedekat mungkin dengan chip, tetapi 20-30 mm biasanya dapat diterima jika perlu.