Menghitung tahanan pull-down untuk gerbang MOSFET yang diberikan


41

Saya mencari dan membaca banyak pertanyaan serupa, tetapi tidak menemukan jawaban spesifik untuk bagaimana menghitung nilai yang benar untuk resistor pulldown untuk gerbang mengambang MOSFET. Sepertinya semua orang menghindari pertanyaan dengan 1K, 10K, atau 100K "harus bekerja".

Jika saya memiliki N-Channel IRF510 dan saya akan menjalankan gate dari 9V untuk mengganti VDS 24V pada 500mA, nilai apa yang harus saya gunakan untuk resistor pull-down gerbang dan bagaimana Anda menghitung nilai itu?


1
yaitu apakah ada zomething dalam datasheet yang seharusnya saya cari?
rdivilbiss

Seseorang akan memiliki penjelasan yang lebih baik daripada yang bisa saya berikan, tetapi tidak, itu bukan hal sederhana yang akan Anda lihat di lembar data. Hal-hal seperti bagaimana Anda mengendarai MOSFET dan kecepatan switching yang Anda perlukan juga ikut berperan. Jika Anda mencari contoh perhitungan (bahkan jika hipotetis) mungkin ada baiknya menyebutkan hal-hal tersebut dalam pertanyaan.
PeterJ

Terima kasih atas komentarmu. Saya memang mencari beberapa perhitungan. Saya akan menjawabnya dari stephenh,:;
rdivilbiss

Saya tertarik pada jawaban penuh untuk ini juga, tetapi pengalaman saya dengan MOSFET hanya untuk memilih nilai resistansi serendah mungkin (untuk mengurangi jumlah kebisingan termal Anda akan mendapatkan gerbang MOSFET) dari gerbang ke tanah berdasarkan tegangan gerbang Anda dan kemampuan penanganan daya resistor Anda (jenis resistor yang berbeda akan mempengaruhi tingkat kebisingan juga).
Luc

1
Gambar dalam gambar 17 BUKAN resistor pulldown. Ini membentuk RC low pass filter (C yang datang dari gerbang itu sendiri) untuk memuluskan tepi gelombang uji. Sebuah pull-down akan menghubungkan gate ke ground (sumber).
placeholder

Jawaban:


60

Berikut adalah cara kuantitatif untuk menentukan batas-batas yang dapat diterima gerbang penghentian perlawanan untuk MOSFET kekuasaan. Rg

Ini akan menjadi pendekatan lazy lazy lazy ( ). Begitu: L3

  • Sangat sederhana Model FET, hanya , C gs , dan R g disertakan. CgdCgsRg
  • Kapasitor FET dianggap sebagai linier saja.
  • Gerbang FET telah ditarik ke sumber melalui .Rg
  • memaksa tegangan tidak lebih rumit daripada jalan linier yang akan digunakan. Vds

Maksud dari pendekatan ( ) adalah mendapatkan wawasan / kegunaan maksimal dengan upaya minimum, dengan menggunakan model yang sesederhana mungkin namun tetap bermakna. L3

masukkan deskripsi gambar di sini

Model adalah pembagi kapasitif sederhana dengan resistif pull down. diselesaikan untuk dalam domain frekuensi, dan kemudian terbalik Laplace diubah untuk domain waktu. Vgs

Tiga kondisi operasi dianalisis menggunakan model ini:

  1. Tegangan muncul pada saluran ke sumber sementara = . Ini adalah kondisi yang seharusnya tidak pernah terjadi dalam rangkaian nyata, tetapi instruktif untuk dipikirkan. Rg
  2. Gerbang diakhiri dengan sumber melalui dengan beberapa nilai yang terbatas, sedangkan perubahan ke V DS lambat dan jarang terjadi. Setiap FET yang digunakan menghabiskan beberapa waktu dalam kondisi ini. Sebagai contoh selama startup semua FET melewati periode di mana mereka harus dimatikan dan setiap perubahan V ds terjadi lebih dari mili-detik. Selama jenis operasi ini, FET pada dasarnya adalah perangkat pasif. RgVdsVds
  3. Sering kenaikan pendek dan jatuh waktu switching dengan memiliki beberapa nilai yang terbatas. Sebagian besar FET akhirnya menghabiskan waktu lama dalam kondisi ini. Rg

1. terselesaikan Gate: = Rg

Setelah menetapkan = : Rg

= C gd V dsVgsCgdVdsCgd+Cgs

Jadi, dalam hal ini, hanya versi berskala dari V ds , dan faktor skala adalah pembagi kapasitif C gd dan C gs . Untuk IRF510: VgsVdsCgdCgs

= 100V C gd = C rss = 20pF C gs = C ciss - C gd = 135pF - 20pF = 115pF V gth-min = 2V Vds-max
CgdCrss
CgsCcissCgd
Vgth-min

Untuk menguras untuk sumber tegangan lebih besar dari 14V, akan lebih besar dari ambang 2V dan bagian akan mulai melakukan. Tidak masalah bagaimana tegangan muncul pada saluran pembuangan, hanya saja ada di sana. Cukup jelas mengapa tidak ada yang pernah meninggalkan gerbang FET tanpa ditakdirkan. Vgs

2. FET off Selama Sistem Startup: = Beberapa Finite NilaiRg

Membiarkan menjadi nilai yang terbatas variabel: Rg

= C gd V dsSlp R g ( 1 - e - tVgsCgdVdsSlpRg(1etRg(Cgd+Cgs))

adalah tegangan panjat lereng atau linier (dalam volt / detik) melintasi saluran ke sumber. Jika V ds naik dari 0 sampai 25V di 2 mili-detik, R g perlu kurang dari 11 mOhms untuk V gs untuk tetap di bawah ambang 2V dan tetap off. VdsSlpVdsRgVgs

Tingkat yang lambat seperti perubahan (dalam 1 sampai 10 mili detik range) untuk adalah mengapa Olin Lathrop benar dapat mengatakan R g nilai-nilai 1Kohm, 10kOhm, atau 100kohm harus bekerja. Jadi, ya untuk pull-down pasif untuk mencegah FET selama startup sistem atau aplikasi dV / dt lain yang jarang beralih, hampir semua resistor kilo-Ohm akan melakukannya.VdsRg

Mengapa bahkan membuang waktu untuk melihat ini? Jika hanya itu yang ada, kita semua bisa berguling, kembali tidur, dan bahagia. Tapi, ada banyak lagi untuk itu, jadi mari kita lihat sedikit dari itu selanjutnya.

3. Persyaratan Dengan tinggi dV / dt di Tiriskan untuk Sumber - The dV / dt IssueRg

Hampir semua FET akhirnya sering beralih, antara 10KHz dan 500KHz, dengan transisi pendek dan jatuh waktu . Sebagian besar FET akan dimatikan dalam 20 hingga 100 nano-detik, dan di sinilah terminasi gerbang menjadi penting. Mari kita lihat IRF510 dengan V ds naik secara linear dari 0 ke 25V dalam 50 nano-detik. Menggunakan persamaan dalam kondisi 2 di atas: VdsVds

= (20pF)  (25V / 50nsec)  Rg ( 1 - e - 50 nsecVgs(20pF) (25V/50nsec) Rg(1e50 nsec(20pF + 115pF) Rg)

Jadi, menghubungkannya dengan nilai 270 Ohm untuk memberikan V gs ~ 2V. Itu akan menjadi nilai tertinggi R g yang dapat digunakan tanpa FET mungkin berputar kembali. RgVgsRg

lebih besar dari nilai maksimum ini memungkinkan FET untuk diaktifkan pada sedikit atau banyak, tergantung pada energi memaksa V ds . FET dapat menyala hanya cukup untuk membocorkan daya saat ini dan menghilangkan, tetapi tidak menunjukkan efek nyata pada V ds , atau bisa menyala cukup untuk menyebabkan V ds jatuh, yang dalam kondisi yang tepat dapat menyebabkan osilasi. RgVdsVdsVds

Jelas, semakin tinggi nilai puncak atau laju transisi semakin rendah resistansi rangkaian gerbang. Vds

Menemukan Nilai Minimum untuk Rg

Mengapa tidak hanya membuat nol, atau sekecil mungkin? Rg

Sejauh ini dalam analisis ini, sirkuit gerbang didominasi oleh resistansi, tetapi ada juga induktansi di sirkuit gerbang. Jika resistance gerbang diminimalkan, gerbang induktansi menjadi dominan dalam dinamika sirkuit, dan dengan bentuk rangkaian LC resonan. Sirkuit LCR dengan Q> 1 menjadi semakin ringy, yang merupakan masalah bagi FET gerbang kontrol jika muatan disuntikkan melalui C gd dari V ds atau juga dari switching gelombang dari gerbang drive. Misalnya, sirkuit LCR dengan Q 2 akan berdering sekitar 1,5 kali tegangan pengendaraannya. Untuk drive gerbang dengan sumber 14 V, Q 2 akan cukup untuk merusak gerbang kebanyakan FET.CgsCgdVds

Untuk rangkaian resonan LC seri:

Q = ZoRZoLC

CgsZoRgZoRgZo

Beberapa Hal yang Perlu Diingat

  • Rg
  • RgRgRgmaxRgRgmin
  • Semua FET menunjukkan efek dV / dt, terutama bagian teknologi yang lebih tua.

Anggap ini sebagai pengetahuan minimum yang diperlukan tentang resistansi rangkaian gerbang di MOSFET.


1
Jawaban yang bagus, perlu lebih banyak upvotes!
Bitrex

Rg

Anda memiliki kemampuan mengajar yang sangat besar, logika dapat diikuti dari awal hingga akhir jawaban Anda - sungguh luar biasa! Saya belum melupakan janji saya dan sekarang saya memiliki reputasi yang cukup, saya akan mengubah komentar Anda, gsills, yay! Kamu epik! | @scanny Jika saya memahaminya dengan benar, maka tarik turun resistor nilai kasus R_gs 2,3 berasal dari total perlawanan R_gs_total =: R_g melalui jaringan resitance.
jon ardaron

Bagaimana cara menentukan VdsSlp untuk MOSFET yang diberikan? Anda menulis "Mari kita lihat IRF510 dengan VDS naik secara linear dari 0 ke 25V dalam 50 nano-detik." Bagaimana cara menghitung waktu ini?
quert

24

1 kΩ, 10 kΩ, atau 100 kΩ seharusnya bekerja.

Pikirkan tentang apa tujuan pulldown itu dan kapan itu penting. Selama operasi normal gerbang umumnya aktif didorong dua arah. Sebuah resistor pulldown tidak melakukan hal yang berguna saat itu, dan yang terbaik tidak menghalangi.

Biasanya tujuan dari pull-down adalah untuk menjaga FET mati selama startup sementara sirkuit drive gerbang aktif adalah impedansi tinggi. Ini bisa terjadi, misalnya, jika gerbang secara langsung didorong dari pin mikrokontroler. Mungkin 10s ms sebelum jam mikro mulai berjalan dan akan menjalankan instruksi yang menempatkan pin dalam status keluaran yang diketahui. Itu bisa buruk jika FET hanya aktif selama beberapa μs sekaligus untuk mencegah beberapa induktor dari jenuh, misalnya. Dalam kasus-kasus seperti itu, FET tidak hanya dapat terbangun karena arus berlebih, tetapi arus berlebih itu benar-benar dapat mencegah pasokan naik terus, pada dasarnya mengunci sirkuit dalam mode linggis tanpa batas.

Jadi apa saja kriteria untuk menentukan nilai pull-down? Di satu sisi, resistansi harus cukup rendah sehingga gerbang dilepaskan pada waktunya, dan dapat ditahan di kondisi rendah meskipun kopling positif dari transien startup. Gerbang FET memiliki resistansi yang sangat tinggi dan sebagian besar terlihat kapasitif. Bahkan sebuah resistor besar akhirnya dapat melepaskan kapasitansi gerbang. Faktor pembatas ada seberapa cepat perangkat mungkin dimatikan dan kemudian dihidupkan kembali. Biasanya ini bukan masalahnya. Menjaga gerbang tetap rendah meskipun transien startup jauh lebih sulit untuk dinilai karena hampir tidak mungkin untuk mengetahui dari mana transien ini berasal dan seberapa kuat mereka akan berpasangan ke node gerbang. Inilah sebabnya mengapa Anda melihat kisaran seperti itu. Tidak ada yang benar-benar tahu apa yang dibutuhkan, sehingga mereka bereksperimen dan menurunkan, atau lebih mungkin, pilih nomor yang bagus. Ide orang yang berbeda tentang hal yang baik bervariasi.

Di ujung lain, Anda tidak ingin pulldown menarik arus signifikan yang jika tidak akan pergi ke mengemudi gerbang tinggi atau cepat sama sekali. Jika Anda menggunakan driver FET yang dapat sumber 1 A selama beralih, tambahan 10 mA dari 1 kΩ pulldown cukup banyak tidak relevan. Di sisi lain, jika gerbang digerakkan langsung dari pin mikro, maka 5 mA tambahan dari pulldown 1 k could bisa menjadi ketidaknyamanan yang signifikan. Dalam hal ini, 10 kΩ akan lebih baik. Jarang diperlukan untuk pergi lebih tinggi dari itu, tetapi di beberapa sirkuit daya rendah di mana FET aktif untuk jangka waktu yang lama Anda mungkin ingin 100 kΩ.

Jadi seperti yang saya katakan, 1 kΩ, 10 kΩ, atau 100 kΩ seharusnya bekerja.


2
Terima kasih atas masukannya. Saya sangat menghormati pengetahuan Anda, tetapi segala sesuatu dalam id elektronik tampaknya sangat tepat secara matematis (bahkan sesuatu yang sesederhana hukum Ohm) sepertinya ini juga seharusnya. Mungkin saya berharap terlalu banyak; tapi itu meninggalkan rasa tidak enak di mulutku.
rdivilbiss

@rdivil: Terkadang Anda mendapatkan garis lintang lebar, dan terkadang parameter untuk melakukan perhitungan sulit diprediksi. Itulah yang terjadi di sini.
Olin Lathrop

Sekali lagi, terima kasih atas saran bijak Anda. Saya akan membuka pertanyaan baru tentang makalah berikut. tautan
rdivilbiss
Dengan menggunakan situs kami, Anda mengakui telah membaca dan memahami Kebijakan Cookie dan Kebijakan Privasi kami.
Licensed under cc by-sa 3.0 with attribution required.