Menghitung tahanan pull-down untuk gerbang MOSFET yang diberikan

Saya mencari dan membaca banyak pertanyaan serupa, tetapi tidak menemukan jawaban spesifik untuk bagaimana menghitung nilai yang benar untuk resistor pulldown untuk gerbang mengambang MOSFET. Sepertinya semua orang menghindari pertanyaan dengan 1K, 10K, atau 100K "harus bekerja".

Jika saya memiliki N-Channel IRF510 dan saya akan menjalankan gate dari 9V untuk mengganti $V_{DS}$ 24V pada 500mA, nilai apa yang harus saya gunakan untuk resistor pull-down gerbang dan bagaimana Anda menghitung nilai itu?

Berikut adalah cara kuantitatif untuk menentukan batas-batas yang dapat diterima gerbang penghentian perlawanan untuk MOSFET kekuasaan. $R_g$

Ini akan menjadi pendekatan lazy lazy lazy ( ). Begitu: $L^3$

• Sangat sederhana Model FET, hanya , C gs , dan R g disertakan. $C_{\text{gd}}$$C_{\text{gs}}$$R_g$
• Kapasitor FET dianggap sebagai linier saja.
• Gerbang FET telah ditarik ke sumber melalui .$R_g$
• memaksa tegangan tidak lebih rumit daripada jalan linier yang akan digunakan. $V_{\text{ds}}$

Maksud dari pendekatan ( ) adalah mendapatkan wawasan / kegunaan maksimal dengan upaya minimum, dengan menggunakan model yang sesederhana mungkin namun tetap bermakna. $L^3$

Model adalah pembagi kapasitif sederhana dengan resistif pull down. diselesaikan untuk dalam domain frekuensi, dan kemudian terbalik Laplace diubah untuk domain waktu. $V_{\text{gs}}$

Tiga kondisi operasi dianalisis menggunakan model ini:

1. Tegangan muncul pada saluran ke sumber sementara = ∞ . Ini adalah kondisi yang seharusnya tidak pernah terjadi dalam rangkaian nyata, tetapi instruktif untuk dipikirkan. $R_g$$\infty$
2. Gerbang diakhiri dengan sumber melalui dengan beberapa nilai yang terbatas, sedangkan perubahan ke V DS lambat dan jarang terjadi. Setiap FET yang digunakan menghabiskan beberapa waktu dalam kondisi ini. Sebagai contoh selama startup semua FET melewati periode di mana mereka harus dimatikan dan setiap perubahan V ds terjadi lebih dari mili-detik. Selama jenis operasi ini, FET pada dasarnya adalah perangkat pasif. $R_g$$V_{\text{ds}}$$V_{\text{ds}}$
3. Sering kenaikan pendek dan jatuh waktu switching dengan memiliki beberapa nilai yang terbatas. Sebagian besar FET akhirnya menghabiskan waktu lama dalam kondisi ini. $R_g$

1. terselesaikan Gate: = $R_g$$\infty$

Setelah menetapkan = ∞ : $R_g$$\infty$

= C gd V $V_{\text{gs}}$$\frac{C_{\text{gd}} V_{\text{ds}}}{C_{\text{gd}}+C_{\text{gs}}}$

Jadi, dalam hal ini, hanya versi berskala dari V ds , dan faktor skala adalah pembagi kapasitif C gd dan C gs . Untuk IRF510: $V_{\text{gs}}$$V_{\text{ds}}$$C_{\text{gd}}$$C_{\text{gs}}$

= 100V C gd = C rss = 20pF C gs = C ciss - C gd = 135pF - 20pF = 115pF V gth-min = 2V $V_{\text{ds-max}}$
$C_{\text{gd}}$$C_{\text{rss}}$
$C_{\text{gs}}$$C_{\text{ciss}}$$C_{\text{gd}}$
$V_{\text{gth-min}}$

Untuk menguras untuk sumber tegangan lebih besar dari 14V, akan lebih besar dari ambang 2V dan bagian akan mulai melakukan. Tidak masalah bagaimana tegangan muncul pada saluran pembuangan, hanya saja ada di sana. Cukup jelas mengapa tidak ada yang pernah meninggalkan gerbang FET tanpa ditakdirkan. $V_{\text{gs}}$

2. FET off Selama Sistem Startup: = Beberapa Finite Nilai$R_g$

Membiarkan menjadi nilai yang terbatas variabel: $R_g$

= C gd V dsSlp R g ( 1 - e - $V_{\text{gs}}$$C_{\text{gd}} V_{\text{dsSlp}} R_g \left(1-e^{-\frac{t}{R_g \left(C_{\text{gd}}+C_{\text{gs}}\right)}}\right)$

adalah tegangan panjat lereng atau linier (dalam volt / detik) melintasi saluran ke sumber. Jika V ds naik dari 0 sampai 25V di 2 mili-detik, R g perlu kurang dari 11 mOhms untuk V gs untuk tetap di bawah ambang 2V dan tetap off. $V_{\text{dsSlp}}$$V_{\text{ds}}$$R_g$$V_{\text{gs}}$

Tingkat yang lambat seperti perubahan (dalam 1 sampai 10 mili detik range) untuk adalah mengapa Olin Lathrop benar dapat mengatakan R g nilai-nilai 1Kohm, 10kOhm, atau 100kohm harus bekerja. Jadi, ya untuk pull-down pasif untuk mencegah FET selama startup sistem atau aplikasi dV / dt lain yang jarang beralih, hampir semua resistor kilo-Ohm akan melakukannya.$V_{\text{ds}}$$R_g$

Mengapa bahkan membuang waktu untuk melihat ini? Jika hanya itu yang ada, kita semua bisa berguling, kembali tidur, dan bahagia. Tapi, ada banyak lagi untuk itu, jadi mari kita lihat sedikit dari itu selanjutnya.

3. Persyaratan Dengan tinggi dV / dt di Tiriskan untuk Sumber - The dV / dt Issue$R_g$

Hampir semua FET akhirnya sering beralih, antara 10KHz dan 500KHz, dengan transisi pendek dan jatuh waktu . Sebagian besar FET akan dimatikan dalam 20 hingga 100 nano-detik, dan di sinilah terminasi gerbang menjadi penting. Mari kita lihat IRF510 dengan V ds naik secara linear dari 0 ke 25V dalam 50 nano-detik. Menggunakan persamaan dalam kondisi 2 di atas: $V_{\text{ds}}$$V_{\text{ds}}$

= (20pF)  (25V / 50nsec)  Rg ( 1 - e - $V_{\text{gs}}$$\text{(20pF) }\text{(25V/50nsec) }\text{Rg} \left(1-e^{-\frac{\text{50 nsec}}{\text{(20pF + 115pF)} \text{ Rg}}}\right)$

Jadi, menghubungkannya dengan nilai 270 Ohm untuk memberikan V gs ~ 2V. Itu akan menjadi nilai tertinggi R g yang dapat digunakan tanpa FET mungkin berputar kembali. $R_g$$V_{\text{gs}}$$R_g$

lebih besar dari nilai maksimum ini memungkinkan FET untuk diaktifkan pada sedikit atau banyak, tergantung pada energi memaksa V ds . FET dapat menyala hanya cukup untuk membocorkan daya saat ini dan menghilangkan, tetapi tidak menunjukkan efek nyata pada V ds , atau bisa menyala cukup untuk menyebabkan V ds jatuh, yang dalam kondisi yang tepat dapat menyebabkan osilasi. $R_g$$V_{\text{ds}}$$V_{\text{ds}}$$V_{\text{ds}}$

Jelas, semakin tinggi nilai puncak atau laju transisi semakin rendah resistansi rangkaian gerbang. $V_{\text{ds}}$

Menemukan Nilai Minimum untuk $R_g$

Mengapa tidak hanya membuat nol, atau sekecil mungkin? $R_g$

Sejauh ini dalam analisis ini, sirkuit gerbang didominasi oleh resistansi, tetapi ada juga induktansi di sirkuit gerbang. Jika resistance gerbang diminimalkan, gerbang induktansi menjadi dominan dalam dinamika sirkuit, dan dengan bentuk rangkaian LC resonan. Sirkuit LCR dengan Q> 1 menjadi semakin ringy, yang merupakan masalah bagi FET gerbang kontrol jika muatan disuntikkan melalui C gd dari V ds atau juga dari switching gelombang dari gerbang drive. Misalnya, sirkuit LCR dengan Q 2 akan berdering sekitar 1,5 kali tegangan pengendaraannya. Untuk drive gerbang dengan sumber 14 V, Q 2 akan cukup untuk merusak gerbang kebanyakan FET.$C_{\text{gs}}$$C_{\text{gd}}$$V_{\text{ds}}$

Untuk rangkaian resonan LC seri:

Q = $\frac {Z_o} {R}$$Z_o$$\sqrt {\frac {L} {C}}$

$C_{\text{gs}}$$Z_o$$R_g$$Z_o$$R_g$$Z_o$

Beberapa Hal yang Perlu Diingat

• $R_g$
• $R_g$$R_g$$R_{g-\max }$$R_g$$R_{g-\min }$
• Semua FET menunjukkan efek dV / dt, terutama bagian teknologi yang lebih tua.

Anggap ini sebagai pengetahuan minimum yang diperlukan tentang resistansi rangkaian gerbang di MOSFET.

1 kΩ, 10 kΩ, atau 100 kΩ seharusnya bekerja.

Pikirkan tentang apa tujuan pulldown itu dan kapan itu penting. Selama operasi normal gerbang umumnya aktif didorong dua arah. Sebuah resistor pulldown tidak melakukan hal yang berguna saat itu, dan yang terbaik tidak menghalangi.

Biasanya tujuan dari pull-down adalah untuk menjaga FET mati selama startup sementara sirkuit drive gerbang aktif adalah impedansi tinggi. Ini bisa terjadi, misalnya, jika gerbang secara langsung didorong dari pin mikrokontroler. Mungkin 10s ms sebelum jam mikro mulai berjalan dan akan menjalankan instruksi yang menempatkan pin dalam status keluaran yang diketahui. Itu bisa buruk jika FET hanya aktif selama beberapa μs sekaligus untuk mencegah beberapa induktor dari jenuh, misalnya. Dalam kasus-kasus seperti itu, FET tidak hanya dapat terbangun karena arus berlebih, tetapi arus berlebih itu benar-benar dapat mencegah pasokan naik terus, pada dasarnya mengunci sirkuit dalam mode linggis tanpa batas.

Jadi apa saja kriteria untuk menentukan nilai pull-down? Di satu sisi, resistansi harus cukup rendah sehingga gerbang dilepaskan pada waktunya, dan dapat ditahan di kondisi rendah meskipun kopling positif dari transien startup. Gerbang FET memiliki resistansi yang sangat tinggi dan sebagian besar terlihat kapasitif. Bahkan sebuah resistor besar akhirnya dapat melepaskan kapasitansi gerbang. Faktor pembatas ada seberapa cepat perangkat mungkin dimatikan dan kemudian dihidupkan kembali. Biasanya ini bukan masalahnya. Menjaga gerbang tetap rendah meskipun transien startup jauh lebih sulit untuk dinilai karena hampir tidak mungkin untuk mengetahui dari mana transien ini berasal dan seberapa kuat mereka akan berpasangan ke node gerbang. Inilah sebabnya mengapa Anda melihat kisaran seperti itu. Tidak ada yang benar-benar tahu apa yang dibutuhkan, sehingga mereka bereksperimen dan menurunkan, atau lebih mungkin, pilih nomor yang bagus. Ide orang yang berbeda tentang hal yang baik bervariasi.

Di ujung lain, Anda tidak ingin pulldown menarik arus signifikan yang jika tidak akan pergi ke mengemudi gerbang tinggi atau cepat sama sekali. Jika Anda menggunakan driver FET yang dapat sumber 1 A selama beralih, tambahan 10 mA dari 1 kΩ pulldown cukup banyak tidak relevan. Di sisi lain, jika gerbang digerakkan langsung dari pin mikro, maka 5 mA tambahan dari pulldown 1 k could bisa menjadi ketidaknyamanan yang signifikan. Dalam hal ini, 10 kΩ akan lebih baik. Jarang diperlukan untuk pergi lebih tinggi dari itu, tetapi di beberapa sirkuit daya rendah di mana FET aktif untuk jangka waktu yang lama Anda mungkin ingin 100 kΩ.

Jadi seperti yang saya katakan, 1 kΩ, 10 kΩ, atau 100 kΩ seharusnya bekerja.