Mengapa kurva muatan gerbang (dataran tinggi Miller) MOSFET bergantung pada VDS?

Saya tidak mengerti mengapa kurva charge gate (tepatnya: bagian dataran tinggi Miller) dari MOSFET bergantung pada voltase sumber-sumber tegangan.

Sebagai contoh, lembar data IRFZ44 ditampilkan pada halaman 4 (Gbr. 6) kurva biaya gerbang untuk nilai VDS yang berbeda.

Mengapa dataran tinggi Miller lebih lama untuk Vds lebih besar? Bukankah dataran tinggi tergantung pada Cgd? Tetapi Cgd (= Crss) semakin kecil untuk VDS yang lebih besar (lihat FIg.5 di lembar data). Bukankah seharusnya dataran tinggi Miller menjadi lebih pendek?

"Mengapa Miller Plateau lebih lama untuk ?"$V_{\text{ds}}$

Jawaban singkatnya adalah bahwa lebar Plateau Miller berskala dengan area di bawah kurva untuk . Tapi kenapa? $C_{\text{gd}}$

Apa yang ditunjukkan oleh Miller Plateau?

Efek Miller ada karena ada kapasitansi yang efektif antara saluran dan gerbang FET ( ), yang disebut kapasitansi Miller. Kurva Gambar 6 dalam lembar data dihasilkan dengan mengaktifkan FET dengan arus konstan ke dalam gerbang, sementara saluran telah ditarik ke atas melalui rangkaian pembatas arus ke beberapa tegangan . Setelah tegangan gerbang naik melewati ambang batas dan mengalirkan arus mencapai batasnya (ditetapkan oleh sirkuit pembatas arus), mulai turun, memindahkan muatan pada melalui gerbang. Sementara jatuh ke nol volt, dari , V dd V ds C gd V G C $C_ {\text {gd}}$$V_ {\text {dd}}$$V_ {\text {ds}}$$C_ {\text {gd}}$$V_ {\text {ds}}$$V_ {\text {dd}}$$V_G$terjebak oleh arus perpindahan dari ... itulah Miller Plateau. $C_ {\text {gd}}$

Dataran Tinggi Miller menunjukkan jumlah muatan dalam dengan lebarnya. Untuk FET yang diberikan, lebar Miller Plateau adalah fungsi dari tegangan yang dilalui oleh saat diaktifkan. Gambar menunjukkan sejajar dengan untuk membuatnya lebih jelas. V ds V G V $C_ {\text {gd}}$$V_ {\text {ds}}$$V_G$$V_ {\text {ds}}$

Kurva biaya gerbang untuk IRFZ44 menunjukkan tiga rentang ; Span1 adalah 0V hingga 11V, Span2 adalah 0V hingga 28V, dan Span3 adalah 0V hingga 44V. Sekarang, beberapa hal harus jelas: $V_{\text{ds}}$

• V ds V $V_{\text{ds}}$ Span3> Span2> Span1 $V_{\text{ds}}$$V_{\text{ds}}$
• $V_{\text{ds}}$ Span3 termasuk Span2 dan Span1.
• V $C_{\text{gd}}$ biaya lebih besar untuk rentang . $V_{\text{ds}}$
• Miller Plateau akan lebih luas dengan lebih banyak biaya . $C_{\text{gd}}$
• Lebih banyak lebih.

Apakah kesimpulan ini tampaknya terlalu bergelombang dan ular di tangan Anda? Ok, lalu bagaimana dengan ini?

Mengapa Miller Plateau mendapat Wider for Higher - Pandangan Kuantitatif$V_{\text{ds}}$

Mulai dengan persamaan untuk muatan pada kapasitor:

Q = CV dengan bentuk diferensial dQ = C dV

Sekarang bukan konstanta, tetapi beberapa fungsi dari . Melihat kurva pada Gambar 5 dari lembar data IRFZ44 untuk , kami ingin beberapa persamaan yang tidak terbatas pada nol dan jatuh secara eksponensial (ish). Saya tidak akan masuk ke perincian di sini tentang bagaimana hal ini dilakukan. Cukup pilih formulir yang sangat sederhana yang tampaknya cocok dan coba paskan dengan data. Jadi, tidak didasarkan pada fisika perangkat, tetapi hanya cocok dengan cukup baik dengan sedikit usaha. Terkadang hanya itu yang diperlukan. V DS C gd V $C_{\text{gd}}$$V_{\text{ds}}$$C_{\text{gd}}$$V_{\text{ds}}$

C $C_{\text{gd}}$ =$\frac{C_{\text{gdo}}}{k_c \text{V}_{\text{ds}}+1}$

di mana = 1056 pF = 0.41 - koefisien penskalaan yang berubah-ubah
k $C_{\text{gdo}}$
$k_c$

Memeriksa model yang cocok ini ke lembar data yang kita lihat:

Jadi, setelah memasukkan ekspresi model ke dalam bentuk diferensial dari persamaan muatan, dan mengintegrasikan kedua sisi kita dapatkan: $C_{\text{gd}}$

Q = =$\frac{C_{\text{gdo}} \log \left(k_c V_{\text{ds}}+1\right)}{k_c}$$\frac{\text{1056 pF } \log \left(\text{0.41 } V_{\text{ds}}+1\right)}{\text{0.41 }}$

Alur Q menunjukkan bahwa selalu bertambah untuk perubahan . $V_{\text{ds}}$

Satu-satunya cara ini tidak akan benar adalah jika menjadi negatif untuk beberapa nilai , yang secara fisik tidak dapat diwujudkan. Jadi, lebih banyak lebih.$C_{\text{gd}}$$V_{\text{ds}}$

Setelah MOSFET mulai melakukan, ada pembawa di saluran di mana tidak ada sebelumnya, dan kapasitansi gerbang ke saluran naik, bukan turun. Perhatikan bahwa kapasitansi yang diukur pada Gambar 5 semuanya pada V _GS = 0.

Karena besarnya arus saluran untuk V _{GS yang} diberikan agak tergantung pada V _DS , demikian juga peningkatan kapasitansi yang efektif.

Posisi "lutut" kedua dalam kurva mewakili titik di mana arus saluran berhenti meningkat untuk V _{DS yang} diberikan .

Tegangan drain yang lebih besar berarti lebih banyak muatan pada Cgd. Sesederhana itu. Arus melalui Cgd menentukan laju perubahan tegangan pada Cgd. Arus ini adalah Ig yang dibatasi oleh sumber sehingga membutuhkan lebih banyak waktu untuk mengeluarkan lebih banyak muatan.