Mengapa MOSFET Pinchoff terjadi

Pertanyaan ini berkaitan dengan MOSFET tipe-n yang ditingkatkan. Dari apa yang saya mengerti, lapisan inversi terbentuk di bawah lapisan isolasi di bawah gerbang MOSFET ketika tegangan diterapkan ke gerbang. Ketika tegangan ini melebihi , tegangan ambang ; lapisan inversi ini memungkinkan elektron mengalir dari sumber ke saluran. Jika tegangan sekarang diterapkan, daerah inversi akan mulai meruncing dan akhirnya, itu akan semakin meruncing sehingga akan mencubit , setelah mencubit (tidak dapat lagi menyusut tingginya) , maka akan mulai menyusut panjang (lebar) menjadi lebih dekat dan lebih dekat ke sumbernya. $V_\mathrm{T}$ $V_\mathrm{DS}$

Pertanyaan saya adalah:

Apakah yang saya katakan sejauh ini benar?
Mengapa pinch-off ini terjadi? Saya tidak mengerti apa yang dikatakan buku saya. Ia mengatakan sesuatu tentang medan listrik di saluran pembuangan yang juga sebanding dengan gerbang.
Ini adalah pemahaman saya bahwa ketika MOSFET jenuh, lapisan penipisan terbentuk antara bit terjepit dan tiriskan. Bagaimana arus mengalir melalui bagian yang terkuras ini ke saluran pembuangan? Saya pikir lapisan penipisan tidak melakukan ... Seperti dioda ...

transistors mosfet pn-junction

— pengguna968243
sumber

Deskripsi Anda benar: mengingat bahwa , jika kita menerapkan tegangan Tiriskan-to-Sumber besarnya atau lebih tinggi, saluran akan mencubit-off. $V_{GS}>V_T$ $V_{SAT}=V_{GS}-V_{T}$

Saya akan mencoba menjelaskan apa yang terjadi di sana. Saya mengasumsikan n-type MOSFET dalam contoh, tetapi penjelasannya juga berlaku untuk p-type MOSFET (dengan beberapa penyesuaian, tentu saja).

Alasan untuk pinch-off:

Pikirkan tentang potensi listrik di sepanjang saluran: itu sama dengan dekat Sumber; sama dengan dekat Drain. Ingat juga bahwa fungsi potensial kontinu. Kesimpulan langsung dari dua pernyataan di atas adalah bahwa perubahan potensial terus menerus membentuk ke sepanjang saluran (biarkan saya menjadi non-formal dan menggunakan istilah "potensial" dan "tegangan" secara bergantian). $V_S$ $V_D$ $V_S$ $V_D$

masukkan deskripsi gambar di sini

Sekarang, mari kita lihat bagaimana kesimpulan di atas mempengaruhi muatan di lapisan inversi. Ingat bahwa tuduhan ini terakumulasi di bawah Gerbang karena Gerbang-ke-substrat tegangan (ya, Substrat, tidak Sumber. Alasan kita biasanya menggunakan dalam perhitungan kita adalah karena kita menganggap bahwa Substrat dan Sumber terhubung ke potensi yang sama). Sekarang, jika perubahan potensial sepanjang saluran ketika kita menerapkan , tegangan Gerbang-ke-substrat juga berubah sepanjang saluran, yang berarti bahwa densitas muatan induksi akan bervariasi sepanjang saluran. $V_{GS}$ $V_{DS}$

$V_{SAT}=V_{GS}-V_{T}$ $V_{eff}=V_{GS}-V_{SAT}=V_T$

masukkan deskripsi gambar di sini

Apa yang terjadi antara titik jepit dan Drain:

Tegangan Gerbang-ke-Substrat di wilayah ini tidak cukup untuk pembentukan lapisan inversi, oleh karena itu wilayah ini hanya habis (sebagai lawan dari terbalik). Sementara daerah penipisan tidak memiliki operator seluler, tidak ada batasan aliran arus melaluinya: jika pembawa memasuki wilayah penipisan dari satu sisi, dan ada medan listrik di seluruh wilayah - pembawa ini akan terseret oleh medan. Selain itu, operator yang memasuki wilayah penipisan ini memiliki kecepatan awal.

Semua hal di atas benar selama operator yang dimaksud tidak akan bergabung kembali di wilayah penipisan. Dalam MOSFET tipe-n, daerah penipisan tidak memiliki pembawa tipe-p, tetapi saat ini terdiri dari pembawa tipe-n - ini berarti bahwa probabilitas untuk rekombinasi dari pembawa ini sangat rendah (dan dapat diabaikan untuk tujuan praktis).

Kesimpulan: operator muatan yang memasuki wilayah penipisan ini akan dipercepat oleh lapangan di seluruh wilayah ini dan pada akhirnya akan mencapai saluran pembuangan. Biasanya, resistivitas wilayah ini mungkin sepenuhnya diabaikan (alasan fisiknya cukup kompleks - diskusi ini lebih cocok untuk forum fisika).

Semoga ini membantu

— Vasiliy
sumber

V_{D S}

$V_\mathrm{DS}$

Tidak, kali ini deskripsi Anda salah. Kembali ke definisi kapasitor MOS: semakin banyak perbedaan potensial antara Gerbang dan Substrat, semakin banyak muatan yang terakumulasi di bawah gerbang (biaya inversi). Ketika tidak ada tegangan Drain-to-Source, beda potensial ini konstan. Namun, saat Anda menerapkan potensi Drain yang lebih tinggi, potensi Substrat di dekat Drain juga meningkat. Peningkatan lokal pada potensi Substrat ini menyebabkan pengurangan tegangan Gerbang-ke-Substrat secara lokal, yang menyebabkan biaya inversi yang lebih sedikit (dan, pada akhirnya, terjepit).

— Vasiliy

Ah ya, jadi Drain to Source voltage menentang Gate to Substate voltage dan oposisi ini sangat jelas di dekat Drain dan nyaris tidak diucapkan di dekat sumbernya. Saya kira, maka untuk alasan inilah bahwa ketika tegangan Drain to Source sama dengan tegangan Gate to Substate, tegangan pada Drain pada dasarnya sepenuhnya menentang tegangan Gate to Substate, sehingga menyebabkan lapisan inversi menjadi kecil (cubit). off) dekat saluran pembuangan. Terima kasih banyak untuk ini, Anda tentu membuatnya jauh lebih jelas daripada buku saya!

— user968243

V_{S A T} = V_{G S} - V_{T}

$V_{SAT}=V_{GS}-V_T$

Terima kasih Vasiliy atas jawaban Anda. Yang ingin saya tanyakan kepada Anda adalah apakah hal yang sama berlaku untuk mode deplesi nMOS atau hanya berlaku untuk transistor mode peningkatan? Saya harap Anda mengerti.