Gate Capacitance dan Miller Capacitance di MOSFET

Bagaimana kapasitansi Gerbang dan kapasitansi Miller dimodelkan untuk MOSFET. Apa perilaku untuk keduanya ketika Tegangan Gerbang diterapkan?

mosfet

— Sherby
sumber

Apa yang penelitian Anda katakan sejauh ini dan jangan katakan "penelitian saya telah membuat saya percaya bahwa mengajukan pertanyaan pada EE menghasilkan hasil tercepat".

— Andy alias

Saya menemukan bagian kapasitansi Gerbang, dan bagaimana ia berubah dengan Arus dari Driver MOSFET. Tetapi saya tidak bisa mengetahui efek pada kapasitansi miller. Saya tidak meminta pekerjaan, hanya bagaimana mereka dimodelkan? yang saya tidak menemukan.

— Sherby

Saya baru saja menangkap komentar Anda sebelum Anda mengeditnya, "Terima kasih sudah tidak sopan" adalah pernyataan pembuka asli dalam komentar Anda. Buat saya tersenyum. Saya pikir Anda perlu menjelaskan apa yang Anda ketahui tentang kapasitansi miller sehingga orang dapat menjawab pertanyaan Anda dengan singkat tanpa LOL yang kasar.

— Andy alias

hehe. saya tidak ingin sama, jadi saya menghapusnya. Saya tidak tahu banyak tentang kapasitansi Miller, baca saja efek miller dan telah melihat bahwa itu menyebabkan peningkatan yang jelas dalam kapasitansi input, tetapi tidak mengerti tentang bagaimana modelnya, dan apakah itu efek atau apakah sebenarnya ada kapasitor di sana.

— Sherby

Jawaban:

Selalu ada kapasitansi antara drain dan gate yang bisa menjadi masalah nyata. MOSFET yang umum adalah FQP30N06L (60V LOGIC N-Channel MOSFET). ini memiliki angka kapasitansi berikut: -

Input Kapasitansi 1040 pF (gerbang ke sumber)
Output Capacitance 350 pF (tiriskan ke sumber)
Reverse Transfer Capacitance 65 pF (tiriskan ke gerbang)

Kapasitansi Miller adalah kapasitansi transfer terbalik yang tercantum di atas dan kapasitansi input adalah kapasitansi gerbang-sumber. Kapasitansi keluaran dari saluran ke sumber.

Untuk MOSFET, kapasitansi input biasanya yang terbesar dari ketiganya karena untuk mendapatkan throughput yang layak (perubahan arus drain untuk perubahan tegangan sumber-gerbang), isolasi gerbang harus sangat tipis dan ini meningkatkan kapasitansi sumber-gerbang.

Kapasitansi Miller (transfer kapasitansi terbalik) biasanya yang terkecil tetapi dapat memiliki efek serius pada kinerja.

Pertimbangkan MOSFET di atas mengganti beban 10A dari tegangan suplai 50V. Jika Anda menggerakkan gerbang untuk menghidupkan perangkat pada saluran pembuangan bisa diperkirakan akan turun dari 50V ke 0V dalam beberapa ratus nano detik. Sayangnya voltase pengurasan yang turun dengan cepat (saat perangkat dihidupkan) menghilangkan biaya gerbang melalui kapasitansi miller dan ini dapat mulai mematikan perangkat - ini disebut umpan balik negatif dan dapat mengakibatkan waktu switching yang kurang ideal (on dan off).

Kuncinya adalah untuk memastikan bahwa gerbang terlalu banyak didorong untuk mengakomodasi ini. Lihatlah gambar berikut yang diambil dari lembar data FQP30N06L: -

masukkan deskripsi gambar di sini

Ini menunjukkan apa yang dapat Anda harapkan ketika tegangan gerbang 5V dan arus pembuangan 10A - Anda akan mendapatkan drop volt di perangkat sekitar 0,35V (disipasi daya 3,5W). Namun, dengan tegangan drain turun dengan cepat dari 50V, pemindahan muatan dari gerbang bisa sedemikian rupa sehingga sepertiga dari tegangan gerbang untuk sementara "hilang" dalam proses switching. Ini dimitigasi dengan memastikan tegangan drive gerbang dari impedansi sumber rendah tetapi, jika sepertiga hilang, untuk periode waktu yang singkat itu seperti memiliki tegangan gerbang pada 3,5V dan ini menghilangkan lebih banyak daya dalam proses switching.

Hal yang sama berlaku ketika mematikan MOSFET; kenaikan tegangan drain yang tiba-tiba menyuntikkan muatan ke gerbang dan ini memiliki efek menyalakan MOSFET sedikit.

Jika Anda ingin beralih lebih baik maka lihat lembar data dan over-drive tegangan gerbang untuk menyalakannya dan jika mungkin menerapkan tegangan drive negatif untuk mematikannya. Dalam semua kasus, gunakan driver impedansi rendah. Lembar data untuk FQP30N06L menunjukkan bahwa spesifikasi waktu naik dan turun menggunakan impedansi drive 25 ohm.

Ini juga layak disebutkan tentang bagaimana berbagai kapasitansi dipengaruhi oleh tegangan. Lihatlah diagram ini: -

masukkan deskripsi gambar di sini

Untuk voltase drain yang sangat kecil kapasitansi miller (Crss) hampir 1nF - bandingkan ini ketika perangkat dimatikan (katakanlah 50V pada drain) - kapasitansi telah turun hingga mungkin kurang dari 50pF. Lihat juga bagaimana tegangan mempengaruhi dua kapasitansi lainnya.

— Andy alias
sumber

Saya menduga Anda memiliki perangkat atau ukuran perangkat tertentu untuk 100 pF yang Anda klaim.

— placeholder

@rawbrawb Tidak ada perangkat khusus - saya mungkin mungkin sedikit lebih jelas dan mungkin mengatakan dalam 100-an rentang pico farad rendah.

— Andy alias

Anda bisa mendapatkan penggilingan pada perangkat apa pun, bahkan hanya sebuah amplifier. Tahap input pada amplifier di dalam IC mungkin hanya beberapa fF gerbang kapasitansi dengan kapasitansi miller berada di urutan 100 dari aF. Nomor Anda mungkin hanya berlaku untuk MOSFET daya sangat besar tertentu (Hexfet?) Atau serupa.

— placeholder

@rawbrawb - Saya masih menargetkan MOSFET tapi saya sudah mengubah jawabannya.

— Andy alias

Artikel bagus Terima kasih telah menjelaskan efek kapasitansi Miller dan mengapa kita perlu melewati gerbang MOSFET

Saya takut istilah "Miller" kapasitansi belum dijelaskan dengan benar. Dikatakan bahwa kapasitansi Miller akan identik dengan kapasitansi drain-to-gate. Saya pikir, ini perlu klarifikasi.

Masalahnya adalah bahwa efek Miller (disebabkan oleh umpan balik negatif) meningkatkan konduktansi input di gerbang (dalam hal konfigurasi sumber umum). Ini berlaku untuk semua elemen penghantar antara drain dan gerbang (di dalam dan / atau di luar perangkat).

Secara kasar dapat dikatakan bahwa efek Miller nampaknya meningkatkan kapasitansi input di gerbang dengan faktor yang sama dengan gain A dari stage, karenanya: Cin ~ A * Cdg.

Itu berarti - sejauh pemodelan yang bersangkutan: Efek Miller tidak dimodelkan sama sekali dan CDG dimodelkan sebagaimana adanya (antara D dan G). Kemungkinan peningkatan karena efek Miller tergantung pada aplikasi tertentu.

— LvW
sumber