Pertanyaan yang diberi tag «rtl»

Apa perbedaan utama antara RTL dan HDL? Sejujurnya saya mencari / meng-google-kannya, tetapi orang-orang terbagi dalam pendapat mereka. Saya ingat seseorang mengatakan bahwa HDL adalah bahasa komputer yang digunakan untuk menggambarkan sirkuit digital dan ketika disintesis, maka itu dianggap RTL.

24 fpga  hdl  rtl 

Saya ingin memahami bagaimana berbagai konstruksi dalam kode VHDL disintesis dalam RTL. Adakah yang bisa memberi tahu saya perbedaan antara konstruksi If-Else dan konstruksi Case statement dari suatu proses dalam VHDL dalam hal bagaimana kode tersebut disimpulkan ke dalam rangkaian RTL oleh alat sintesis? Pertimbangkan kasus multi-if bersarang dan campur …

11 vhdl  code-design  rtl 

Saya tahu dua cara di mana variabel VHDL disintesis oleh alat sintesis: Variabel disintesis sebagai logika kombinasional Variabel disintesis sebagai Latch secara tidak sengaja (ketika variabel yang tidak diinisialisasi ditugaskan ke sinyal atau variabel lain) Apa cara lain di mana variabel VHDL dapat disintesis? (Contoh: dapatkah itu diartikan sebagai FF?)

9 vhdl  synthesis  rtl 

Saya punya banyak transistor 2N3904 dan ingin menggunakannya untuk proyek logika RTL saya. Berdasarkan apa yang dapat saya temukan di web, dan bagian-bagian yang saya miliki, saya mendapatkan gerbang logika untuk bekerja dengan baik dengan nilai-nilai berikut: mensimulasikan rangkaian ini - Skema dibuat menggunakan CircuitLab Meskipun ini berfungsi dengan baik, …

8 transistors  digital-logic  rtl